Professional Documents
Culture Documents
L Addition et la Soustraction sont des oprations fondamentales dans les systmes digitaux, et des ordinateurs en particulier. Leur ralisation se fait partir d une chane de circuits Additionneur/Soustracteur complet 1-bit. Cette approche est appel Addition propagation de retenue Son inconvnient, c est sa lenteur dans les systmes de conception larges.
Le Dpassement est une issue importante pour les ordinateurs. En gnral, les processeurs numriques sont munis de circuit Hardware adquat pour dtecter les cas de dpassement.
24
Semi-Additionneur
Ajouter 2digitsbinaires A0 , B0 -> les bits d entre S0 -> la Somme C1 -> La Retenue de sortie (carry out)
A0B0
S0 C 1
A 0
S0
B 0
0 0 1 1
0 1 0 1
0 1 1 0
0 0 0 1
C1
A3 A2 A1 A0
B3 B2 B1 B0
A 0 1 0 1
B 0 1 1 1
C 1 A 0 B 0 S 1
1 1 1 1
1 0 1 1 1 0 0
Ci+1
Ci Ai +Bi Si
4
Additionneur Complet 1-bit Un additionneur complet ( 1-bit) comporte la Retenue d entre Ci. Donc il possde deux sorties (Ci+1, Si). Le positionnement des 1 dans le Tableau-K pous Si, rappelle quelque chose. C est quoi?
XOR
Ci Ai B i S i C i+1
Ci AiBi
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 1
0 0 0 1 0 1 1 1
00
01
11
10
0 1
1 1
Si
1 1
Ai Bi Ci
Si
Ci A Bi 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
Si Ci+1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1
Ci
Ci
AiBi
0
Bi 00 01 11 10
1 1
Ai
Ci+1
Ou bien
Bi
CiAiBi 00
0 Ci 1
01
11
10
1
Ai
1 1
Ci+1
Un Additionneur Complet ( 1-bit) peut ainsi tre fait partirde 2 Semi-Additionneurs 1-bit, en plus d une porte OU.
C i+1
Semi-Additionneur Semi-Additionneur
Un Additionneur Complet ( 1-bit) est une pice essentielle dans les conceptions de systmes digitaux.
Ai
Bi
C i+1
Ci
Si
Block Diagramme
Additionneur Complet N-bits Pour obtenir un Additionneur Complet ( N-bit), il suffit d enchaner N Additionneur Complet ( 1-bit) en srie. Par exemple, pour N=4:
A3 B3 A2 B2 A1 B1 A0 B0
C4
S3
S2
S1
S0
C A B S
1 0 0 1
1 1 1 1
1 0 1 0
0 1 1 0
9
Pour N=8
-bits
A7
B7
A6
B6
A2
Additionneur Complet C 7
C 5
C8
S7
S2
S1
S0
Consquence: Le temps de propagation (ou le retard) est proportionnel la taille (n) de l Additionneur Complet. Par exemple: Un Additionner Complet 8-bits est plus lent par rapport un Additionner Complet 4-bits, car le temps de la propagation de la Retenue Ci est deux fois plus pour obtenir le rsultat final. Ce type d Additionneur s appelle Additionneur Propagation de Retenue. Il existe d autres types d additionneur plus rapide, tel que Additionneur retenue anticipe Look-Ahead Adder .
10
Ainsi si on ajoute un additionner complet ( n-bit) une logique hardware ralisant le complment 2 , le Soustracteur Complet ( nbit), se dduit directement de l additionneur en question.
11
Pour N=4
La logique hardware ralisant le complment 2 , ne peut tre qu une porte XOR. Ainsi, en analysant de plus prt ce circuit:
A3 B3 A2 B2 A1 B1 A0 B0
C3
C2
C1
C4
SD 3
SD 2
SD 1
SD 0
Circuit Additionneur/Soustracteur
(Complet 4-bits)
En ralit le circuit prcdent ralise la fois une addition et une soustraction, suivant que le signal de control S prend la valeur 0 ou 1 respectivement.
B3 A3 B2 A2 B1 A1 B0 A0
S
Note:
S sert
slectionner le type d opration effectuer l Addition ou la Soustraction. MAIS aussi il permet d effectuer le C2 dans le cas d une soustraction.
A_C 1-b
A_C 1-b
A_C 1-b
A_C 1-b
C4
SD3
SD2
SD1
SD0
13
Le problme de Dpassement
(Overflow)
Dfinition: Quand deux valeurs de mme signe sont ajoutes: Le rsultat ne rentre pas dans la bande du nombre de bits rserve aux oprandes. Le Rsultat aura donc un signe oppos, de ce qu il doit tre.
Cn 00 0010 0011 -------0101 2 3 5 Cn-1 01 0011 0110 -------1001 3 6 -7 DPS 11 1110 1101 -------1011 -2 -3 -5 Cn C 10 1101 1010 -------0111 -3 -6 7 DPS
14
n-1
Circuit de Dpassement
15
Additionneur BCD
Somme Binaire
K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z8 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Z4 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
16
S8 S4 S2 S1
(Mano)
17
Additionneur LookAhead
Si
C i+1
Semi-Additionneur Semi-Additionneur
Carry Generate
Car produit 1 quand Ai etBi sont 1
Carry Propagate
Carelle permet de propager la retenue de Ci vers Ci+1
Ainsi:
C0 =Retenue dentre C1 =G0+ P0.C0 C2 = G1+ P1.C1 =G1+ P1.(G0+ P0.C0) = 1+ P1.G0 + P1.P0.C0 G C3=G2+ P2.C2 = G2+ P2.(G1+P1.C1)= = G2+ P2.G1 +P2.P1.G0 + P2.P1.P0.C0 etc.
SdP
Implmentation 2 niveaux MAIS beaucoup de Portes logiques
NOTE: Chaque Retenue Ci (i = 0,1,2, ) est gnre sparment Pas de propagation de Retenue Moins de retard MAIS beaucoup de Portes
logiques par rapport au type d addition Propagation de Retenue Compromis Vitesse/Densit. (bien connu dans la conception des systmes VLSI)
19
Carry LookAhead
Mano
(Mano)
20
(Mano)
21
Multiplicateur Binaire
(Mano)
22
(Mano)
23