CIRCUITOS SECUENCIALES

Circuitos Combinacionales
Hasta el momento solo se conoce las compuertas:
- AND
- OR
- NOT
Y otras variantes como:
- NAND
- NOR
- OR EXCLUSIVO
Que se denominan circuitos combinacionales, es decir la
salida depende de la entrada en el circuito.
 Circuitos Secuénciales
Los circuitos secuénciales implican en sus operaciones, la
existencia de un retardo.
La operación del retardo lleva a que la ocurrencia de una
variable, f (t), después de un cierto periodo de retardo, t,
varíe.
f (t)  f (t + t)

f (t) t f (t + t)

Esto se presenta en los circuitos con memoria.

 Circuitos Secuénciales
La grafica muestra un
diagrama de bloques de un
sistema digital que combina
compuertas lógicas
combinacionales con
dispositivos de memoria.
 Circuitos Secuénciales
La parte combinacional acepta señales lógicas desde las
entradas externas y las salidas de los elementos de memoria.
El circuito combinacional opera en estas entradas para
producir diversas salidas, de las cuales algunas se usan para
determinar los valores binarios que se almacenarán en los
elementos de memoria.
Las salidas de algunos de los elementos de memoria, a su vez,
van a las entradas de compuertas lógicas en los circuitos
combinacionales.
Este proceso indica que las salidas externas de un sistema
digital son una función de sus entradas externas y de la
información almacenada en sus elementos de memoria.
 Circuitos Secuénciales
En la gráfica se muestra un bloque, constituido por un
ensamble de compuertas lógicas.
Aunque una compuerta lógica, por sí misma, no tiene
capacidad para almacenar, se pueden conectar varias a la vez
de tal manera que permitan el almacenamiento de la
información.

Q
Salidas
Entradas Q
 Circuitos Secuénciales
La gráfica muestra dos salidas, designadas Q y Q, que son
opuestas entre sí.
La salida Q se llama salida normal y Q es la salida invertida.
Siempre que hablemos del estado, nos estaremos refiriendo al
estado de su salida normal (Q); se sobreentiende que su salida
invertida (Q) se encuentra en el estado opuesto.
Por ejemplo, si decimos que está en el estado ALTO (1)
queremos decir que Q = 1; si decimos que está en el estado
BAJO (0), significará que Q = 0.
Por supuesto, el estado Q siempre será el inverso de Q.
 Activación de los
Circuitos Secuénciales
Los dos estados de operación posibles se resumen en lo siguiente:
- Q = 1, Q = 0; Estado ALTO, 1 ó SET.
- Q = 0, Q = 1, Estado BAJO, 0 ó BORRADO, RESTABLECIDO
Al estado ALTO ó 1 (Q = 1/Q = 0) también se le denomina estado
ESTABLECIDO. Siempre que las entradas hagan que éste pase al estado
Q = 1, se le llamará SET (establecer).
Al estado BAJO ó 0 (Q = 0IQ = 1) también se le nombra estado
BORRADO o RESTABLECIDO. Siempre que las entradas hagan que
este pase al estado Q = 0, se le llama borrado o restablecimiento.
Muchos circuitos tienen una entrada SET (Establecer) o una entrada
BORRAR (CLEAR) que se usa para excitar el circuito a un estado de
salida específico.
 Activación de los
Circuitos Secuénciales
Un CS puede tener una o más entradas. Dichas entradas se usan para
ocasionar que el CS cambie hacia atrás y hacia delante, es decir, bascule
entre sus estados de salida posibles.
La mayoría de las entradas del CS sólo necesitan estar activadas
momentáneamente (pulsadas) a fin de causar un cambio en el estado de
salida, y la salida permanecerá en ese nuevo estado, incluso después que
el pulso de entrada haya terminado. Esta es la característica de memoria
del CS.
Al CS se le conoce con otros nombres, tales como: “Latch” , flip-flop,
multivibrador biestable.
El término latch se usa para ciertos tipos de flip-flop que se describirán
más adelante.
El término multivibrador biestable es el nombre más técnico para un flip-
flop pero es muy largo para ser usado constantemente.
 Entradas Asíncronas
Los CS se pueden activar de dos maneras:
- Reloj, o Entradas Sincronas.
- Por entradas Asíncronas, en compuertas que operan
de manera independiente de las entradas sincronas y de la
entrada de reloj.
Las entradas asíncronas se usan para establecer el CS al
estado 1, ó CLEAR el CS al estado 0 “en cualquier momento,
sin importar las condiciones de las otras entradas”.
 Entradas Asíncronas
En la grafica se muestran dos entradas extras llamadas
PRESET y CLEAR.
Son activas en BAJO, como lo indican las burbujas en el
símbolo.
PRESET

Q
Salidas
Entradas Q

CLEAR
 Entradas Asíncronas
Para entender como trabajan estas entradas se tendrán los
casos siguientes:
1.- PRESET = CLEAR = 1
2.- PRESET = 0; CLEAR = 1
3.- PRESET = 1; CLEAR = 0
4.- PRESET = CLEAR = 0
Cada uno de estos casos hará un funcionamiento para cada
tipo de Circuito Secuencial.
Las entradas sincronas responden a niveles de corriente
directa.
 Latch
El latch no es mas que el flip-flop mas básico.
Se construye a partir de compuertas NAND y se llama latch
con compuertas NAND, o simplemente latch.
También se le construye con compuertas NOR y en este caso
se le denomina latch con compuertas NOR.
Existen también otras variantes pero siempre relacionadas con
algunas de estas dos compuertas.
 Latch
LATCH CON COMPUERTAS NAND
Las dos compuertas NAND están cruzadas y acopladas de tal
manera que la salida de la compuerta NAND1 se conecta a la
entrada de la compuerta NAND2 y viceversa.
Las salidas son Q y Q. En condiciones normales ambas salidas
son inversas entre si.
SET
La entrada SET establece Q = 1. NAND 1 Q

La entrada BORRAR borra Q = 0.

NAND 2 Q
BORRAR
 Latch
LATCH CON
COMPUERTAS NAND
Las entradas SET y
BORRAR normalmente SET
1

1
0
Q
están en ALTO y una de ellas
cambiará a BAJO cuando se
desee cambiar las salidas del
latch. 2
1
Q
1
BORRAR
Si SET = BORRAR = 1,
existen dos estados de salida
probables.
 Latch
LATCH CON
COMPUERTAS NAND
Se tiene Q = 0 y Q = 1.
1
SET
Con Q = 0, las entradas a 1
0
Q
NAND2 son 0 y 1, salida
Q = 1, que hace que NAND1
tenga 1 en ambas entradas y
la salida Q = 0. 1
2
1
Q
BORRAR
“Se tiene un estado BAJO en
NAND1 que da un nivel
ALTO en NAND2 que pone
en BAJO a NAND1.”
 Latch
LATCH CON
COMPUERTAS NAND
Se tiene Q = 1 y Q = 0. 1
SET
“El estado ALTO de
1
1 Q

NAND1 da un estado bajo

en la salida de NAND2 y
esta mantiene la salida de 2
0
Q
1
NAND1 en el estado BORRAR

ALTO.”
 Latch
ESTABLECIMIENTO DEL
LATCH
Si SET se pulsa para BAJO 1
en el tiempo t0, Q pasara a SET
1 1
0 1 Q
ALTO y forzará a Q a pasar t0 t1 0
a BAJO así NAND1 tiene t0 t1

dos entradas BAJAS.

1
Cuando SET vuelve a 1 en el 2 Q
1
tiempo t1, la salida de BORRAR 0
t0 t1
NAND1 permanece en
ALTO y NAND2 queda en
BAJO.
 Latch
ESTABLECIMIENTO DEL
1
LATCH SET
1 1
0 1 Q t t
0 1
Cuando Q=1 y Q=0 antes del t
0 t1

pulso SET. Puesto que Q=0

ya tiene la salida de NAND1
en ALTO, el pulso de BAJO 1
2 Q
BORRAR
en SET no cambiará. 0
t t
0 1

Cuando SET se pone en

ALTO las salidas del latch Conclusión: Un pulso a BAJO en la
permanecen en Q=1 y Q=0. entrada SET hará que el latch se
ponga en Q = 1.
 Latch
RESTABLECIMIENTO
DEL LATCH
Pulsando CLEAR a BAJO y
SET esta en ALTO. SET
1

1 Q
Q=0 y Q=1, antes del pulso y 0
t0 t1
puesto que Q=0 ya mantiene
la salida del NAND2 en
ALTO, el pulso a BAJO en 1 2 Q
1
1 t0 t1
CLEAR no producirá 0
BORRAR

cambios. t0 t1

Cuando CLEAR vuelve a

ALTO, las salidas del latch
son Q=0 y Q=1.
 Latch
1
RESTABLECIMIENTO SET
1

1 Q
DEL LATCH 0
t t
0 1
Si Q=1 antes del evento del
pulso de CLEAR.
1 1
Cuando CLEAR se pulsa 1
2 Q
BORRAR
BAJO en t0, Q pasará a 0 0
t t
ALTO y este estado forzará a t t
0 1
0 1

que Q pase a BAJO, así

NAND2 tiene las dos
entradas en BAJO. Conclusión: Un pulso a BAJO en la
Cuando SET regresa a ALTO entrada CLEAR hará que el latch se
en t1, NAND2 permanece en ponga en Q = 0.
ALTO y NAND1 en BAJO.
 Latch
ESTABLECIMIENTO Y RESTABLECIMIENTO
SIMULTANEOS
Si SET y CLEAR se pulsan simultáneamente a BAJO
entonces Q = Q = 1.
El resultado no es el que se espera, por lo tanto no es usado.
 Latch
LATCH CON COMPUERTAS NOR
Las dos compuertas NOR están cruzadas y acopladas de tal
manera que la salida de la compuerta NOR1 se conecta a la
entrada de la compuerta NOR2 y viceversa.
Las salidas son Q y Q. En condiciones normales ambas
salidas son inversas entre si.
SET
1 Q

2 Q
BORRAR
 Latch
LATCH CON COMPUERTAS NOR

SET CLEAR SALIDA

0 0 Sin cambio
1 0 Q=1
0 1 Q=0
1 1 Inválida*

* Produce Q = Q = 0
 Latch
ESTADO DEL LATCH AL MOMENTO DE ALIMENTAR
AL CIRCUITO
Para resumir; SET se representa con S y CLEAR se
representa con C.
Para un latch NAND S=C=1 y para un latch NOR S=C=0.
Si un latch debe iniciar en un estado en particular entones se
deberá alimentar momentáneamente SET o CLEAR al inicio
de la operación del circuito.
Circuitos Secuenciales

Índice de la Lección

1. Introducción
2. Circuitos Secuenciales Asíncronos
• Biestable R-S
3. Circuitos Secuenciales Síncronos
• Biestables R-S, J-K, T, D y LACHT
4. Aplicaciones de biestables
• Contadores
• Divisores de frecuencia
• Temporizadores
5. Generación señal de reloj
6. Diseño de un reloj digital
Circuitos Secuenciales

Introducción

Los circuitos secuenciales son aquellos cuya salida depende no

solo de su entrada sino de también de su evolución anterior. Para
dos entradas iguales la salida puede ser diferente

Variables de
entrada
Circuito
ET combinacional
de Salida
Circuito
combinacional Memoria Qint Variables de
de Entrada
estado
interno
Circuitos Secuenciales

Introducción

Biestables

Son circuitos que tienen dos estados estables. Cada estado puede
permanecer de forma indefinida. Son circuitos con memoria

Clasificación:

•Asincronos, no necesita señal de sincronización para cambiar la

salida

•Sincronos, necesitan una señal para validar la salida (Señal de

sincronismo o de reloj CLK)

Asíncronos  R – S

Síncronos  R – S, J- K, T, D, LATCH
Circuitos Secuenciales

Circuitos Secuenciales Asíncronos

BP
Biestables R-S R Q
Q
R Q
No
cambia
S
de
S Q
estado
R S Qt
0 0 Qt-1 IP
0 1 1 S Q
1 0 0
Q
1 1 0 (B.P.)
1 (I.P.)
R
B.P. Borrado prioritario
I.P. Inscripción Prioritaria
Circuitos Secuenciales

Circuitos Secuenciales Asíncronos

Biestables R-S

Borrado Prioritario

R Q
Q  Qint  R  Qint R  Qint 0  0
Q

S Qint

Inscripción Prioritaria

S Q
Q  Q int S  Q int  S  Q int  1  1
Q

R Qint
Circuitos Secuenciales

Circuitos Secuenciales Síncronos

Biestables R-S

Hasta que no lega el flanco descendente, (paso de 1 a 0) no cambia en

estado de la salida. S es la puesta a 1 y R es la puesta a 0. Si las entradas
S y R están a 1 la salida valdrá 0 o 1. Si R y S son 0 no cambia al llegar un
pulso

CLK R S Qt
R Q x x Qt-1
CLK 0 0 Qt-1

S Q 0 1 1
1 0 0
1 1 0 (B.P.)
1 (I.P.)
Señal de reloj
(Flanco descendente)
Circuitos Secuenciales

Circuitos Secuenciales Síncronos

Biestables J-K

La salida no cambia hasta que llega un flanco descendente de la

señal de reloj. La J es puesta a 1 y la K es la puesta a 0. Cuando las
entradas J y K se ponen a 1 la salida cambia de estado. Cuando son
0 no cambia
CLK J K Qt
J Q x x Qt-1
CLK 0 0 Qt-1
0 1 0
K Q
1 0 1
1 1 Qt-1

Señal de reloj
(Flanco descendente)
Circuitos Secuenciales

Circuitos Secuenciales Síncronos

Biestables T

La entrada de reloj es la propia entrada del biestable. El funcionamiento

es el siguiente cuando llega un flanco descendente a la entrada del reloj
del biestable la salida cambia de estado, es decir si a salida estaba a 1
cambia a cero y viceversa. El biestable T es la base de los contadores
asíncronos. El biestable T no existe comercialmente y se consigue con
biestables tipo J – K

CLK Qt
CLK Q Qt-1
Qt-1
Circuitos Secuenciales

Circuitos Secuenciales Síncronos

Biestables T

No existe comercialmente y se consigue con biestables tipo J – K. Si

ponemos la entradas J y K a 1 y ponemos la entrada T como la entrada
de reloj tendremos un biestables T

“1”
CLK J K Qt
x x Qt-1
J Q
0 0 Qt-1
CLK
0 1 0
K 1 0 1
1 1 Qt-1

Con las entradas J y K a uno cada vez que llega un pulso en la

Entrada de reloj cambia la salida)
Circuitos Secuenciales

Circuitos Secuenciales Síncronos

Biestables D

CLK D Qt
Pasa el valor presente D Q
en la entrada D a la X Qt-1
CLK
salida cuando llega el 1 1
flanco descendente de Q
la entrada de reloj. 0 0

Biestables LATCH

CLK D Qt
Pasa el valor presente D Q
en la entrada D a la 0 X Qt-1
CLK
salida cuando tenemos 1 1 1
un nivel alto en la Q
entrada C de 1 0 0
sincronismo.
¡ Activo por nivel !
Circuitos Secuenciales

Circuitos Secuenciales Síncronos

Biestable J- K con entradas preset y clear asincronas.

Contadores
 Contadores
CONTADOR ASINCRONO (DE RIZO)
Un contador trabaja de la siguiente manera:
1.- Los pulsos de reloj se aplican sólo a la entrada CLK del
FF A. Así, el FF A cambiará (a su estado opuesto) cada vez
que los pulsos de reloj hagan una transición negativa (de
ALTO a BAJO). Notar que J = K = 1 para todos los FFs.
2.- La salida normal del FF A actúa como la entrada CLK
para el FF B, y por lo tanto, el FF B cambiará de estado cada
vez que la salida A pase de 1 a 0. De manera similar, el FF C
cambiará de estado cuando B pase de 1 a 0. y el FF D
cambiará de estado cuando C pase de 1 a 0.
 Contadores
CONTADOR ASINCRONO (DE RIZO)
3.- Las salidas D, C, B y A de los FFs representan un número
binario de 4 bits, con D como el MSB.
Suponiendo que todos los FFs se han borrado al estado 0 (las
entradas CLEAR no se muestran).
Las formas de onda de la grafica muestran que una secuencia
de conteo de 0000 a 1111 continúa a medida que se aplican
continuamente los pulsos de reloj.
 Contadores
CONTADOR ASINCRONO (DE RIZO)
4.- Después que haya ocurrido la TPN del decimoquinto
pulso de reloj, los FFs del contador se encuentran en la
condición 1111.
En el decimosexto TPN, el FF A pasa de 1 a 0, lo que
ocasiona que el FF B pase de 1 a 0, etc. hasta que el contador
esté en el estado 0000.
En otras palabras, el contador ha pasado por un ciclo
completo (0000 a 1111) y se ha reciclado nuevamente a 0000,
desde donde iniciará un nuevo ciclo de conteo a medida que
se apliquen los siguientes pulsos de reloj.
 Contadores
NUMERO MOD
El contador de la grafica tiene 16 estados diferentes (0000 a
1111).
Por lo tanto se trata de un contador de rizo MOD-16.
El número MOD siempre es igual al número de estados por
los cuales pasa el contador en cada ciclo completo, antes de
que se recicle nuevamente a su estado inicial. El número
MOD puede incrementar simplemente agregando más FFs al
contador.
Es decir, número MOD = 2N
donde N es el número de FFs conectados en la configuración
de la grafica.
 Contadores
DIVISION DE FRECUENCIA
En el contador básico cada FF proporciona una forma de onda
que es exactamente la mitad de la frecuencia de la forma de
onda en su entrada CLK.Para ilustrar esto suponga que la
señal de reloj de la figura es de 16 kHz.
En la grafica se muestran las formas de onda de la salida del
FF La forma de onda en la salida A es una onda cuadrada de
8 kHz, en la salida B es de 4 kHz, en la salida C es de 2 kHz y
en la salida D es de 1 kHz. Note que la salida del FF D tiene
una frecuencia igual a la frecuencia original del reloj dividida
entre 16.
Contadores
 Contadores
DIVISION DE FRECUENCIA
En general,
En cualquier contador, la señal en la salida del último FF
(MSB) tendrá una frecuencia igual a la frecuencia de
entrada de reloj, dividida entre el número MOD del
contador.
Por ejemplo, en un contador MOD-16 la salida del último FF
tendrá 1/16 de la frecuencia de entrada de reloj.
Así, también se puede denominar contador divisor entre 16.
De igual manera, un contador MOD-8 tiene una frecuencia de
salida de 1/8 de la frecuencia de entrada; a éste se le llama
contador divisor entre 8.
 Contadores
CONTADOR NUMERO MOD<2N
El contador básico se puede modificar para producir números
MOD menores que 2N permitiendo que el contador omita
estados que normalmente son parte de la secuencia de conteo.
Uno de los métodos más comunes para hacer esto se ilustra en
la grafica, en la cual se muestra un contador de tres bits.
Sin considerar por un momento la compuerta NAND, se ve
que el contador es un MOD-8 binario que contará en
secuencia de 000 a 111.
Sin embargo, la presencia de la compuerta NAND modificará
la secuencia.
Contadores
 Contadores
CONTADOR NUMERO MOD<2N
1.- La salida de la compuerta NAND está conectada a las
entradas asíncronas CLEAR de cada FF. Mientras que la
salida de la compuerta NAND sea ALTA, no tendrá efecto en
el contador. Sin embargo, cuando pase a BAJA borrará todos
los FF, de tal forma que el contador inmediatamente pasará al
estado 000.
 Contadores
CONTADOR NUMERO MOD<2N
2.- Las entradas a la compuerta NAND son las salidas de los
FFs B y C, y por ende la salida de la compuerta NAND pasará
a BAJO cuando B = C = 1.
Esta condición ocurrirá cuando el contador pase del estado
101 al estado 110 en la TPN del pulso de entrada 6.
El estado en BAJO de la salida de la compuerta NAND
inmediatamente (por lo general en unos cuantos
nanosegundos) restablecerá el contador al estado 000.
Una vez que los FFs se hayan restablecido, la salida de la
compuerta NAND retomará a ALTO, ya que la condición B =
C = 1 ya no existe.
 Contadores
CONTADOR NUMERO MOD<2N
3.- La secuencia de conteo es:
CBA
000
001
010
011
100
101
110
 Contadores
CAMBIO DEL NUMERO MOD
Se puede obtener cualquier número MOD deseado cambiando
estas entradas. Por ejemplo. usando una compuerta NAND de
tres entradas A, B y C, el contador funcionaría normalmente
hasta que llegara a la condición 111, punto en el cual
inmediatamente se restablecería al estado 000.
Ignorando la excursión temporal al estado 111, el contador
pasaría de 000 a 110 y luego se reciclaría de regreso a 000, lo
que daría como resultado un contador MOD-7 (siete estados).
 Contadores
CAMBIO DEL NUMERO MOD
Para construir un contador que inicie un conteo a partir de
ceros y que tenga un número MOD de X:
1.- Se busca el número menor de FFs, de tal forma que 2N≥X
y se conectan como un contador. Si 2N = X, no se llevan a
cabo los pasos 2 y 3.
2.- Se conecta la compuerta NAND a las entradas asíncronas
CLEAR de todos los FFs.
3.- Se determina cuáles FFs estarán en el estado ALTO en un
conteo = luego se conectan las salidas normales de esos FFs a
las entradas de la compuerta NAND.
Contadores
 Contadores
CONTADORES DE DECADAS-CONTADORES BCD
Un contador de decenas es cualquier contador que tenga 10
estados diferentes, sin importar la secuencia.
A un contador de decenas, como el de la grafica anterior que
cuenta en secuencia de 0000 (cero) a 1001 (9 decimal),
también se le denomina contador BCD, porque sólo emplea
los 10 grupos de códigos BGD 0000, 0001, . . ., 1000 y 1001.
Para reiterar lo anterior, cualquier contador MOD-l0 es un
contador de decenas y cualquier contador de decenas que
cuente en binario de 0000 a 1001 es un contador BCD.
 Contadores
CONTADORES DE DECADAS-CONTADORES BCD
Los contadores de decenas, en especial del tipo BCD, tienen
un amplio uso en aplicaciones en las que los pulsos se deben
contar y los resultados se muestran en algún tipo de lectura
numérica decimal.
Un contador de decenas a menudo se emplea también para
dividir una frecuencia de pulso exactamente entre 10. Los
pulsos de entrada se aplican al FF A y los pulsos cíe salida se
toman de la salida del FF D, el cual tiene una frecuencia de
un décimo de la entrada.
Circuitos Secuenciales

Aplicaciones de biestables

Contadores asíncronos

Tienen una entrada de reloj genérica y n salidas binarias que

representan en cada momento el valor en binario de los pulsos
que entran por la entrada de reloj. Los biestables no cambian al
mismo tiempo
Divisores de frecuencia

En muchas ocasiones la frecuencia de una señal no es la requerida

para la aplicación y se hace necesario dividir la misma

Temporizadores

Las aplicaciones de los temporizadores en aplicaciones de

electrónica digital son imprescindibles.
Circuitos Secuenciales

Aplicaciones de biestables

Contadores asíncronos

Están basados en biestable de tipo T encadenados en cascada. Cada

vez que en la entrada de un biestable tipo T aparece un flanco
descendente, (cambio de 1 a 0)el biestable cambia de estado

CLK

T Q T Q T Q T Q

Q0 Q1 Q2 Q3
Circuitos Secuenciales

Aplicaciones de biestables

Contadores asíncronos

Cronograma
CLK 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 2

Q0
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Q1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

Q2
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0
Q3
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0
Circuitos Secuenciales

Aplicaciones de biestables

Contadores decimales

Para construir un contador decimal, utilizaremos un contador binario

de 4 bits y lo reseteamos (poner a cero) cuando entren 10 pulsos.
Reseteamos el contador cuando tenemos la combinación binaria de
10 (1010)

CLK
R R R R
T Q T Q T Q T Q

Q0 Q1 Q2 Q3
 Circuitos Secuenciales

Aplicaciones de biestables

Contadores decimales Reset con la

combinación 1010

CLK 8 9 10 1 2 3 4 5 6 7 8

R
CLK Q0
BCD 1 0 1 0 1 0 1 0 1 0 1
Q0 Q1 Q 2 Q3 Q1
1 0 0 0 0 1 1 0 0 1 1
Q2
1 0 0 0 0 0 0 1 1 1 1
Q3
Representación en diagrama 0 1 1 0 0 0 0 0 0 0 0
de bloques del contador
Decimal (BCD)
Circuitos Secuenciales

Aplicaciones de biestables

Contadores binarios
CLK

T Q T Q T Q T Q

Q0 Q1 Q2 Q3
R
CLK
Binario
La combinación máxima que
Q0 Q1 Q2 Q3 aparece en la salida es la 1111.
Después de esta aparece la 0000

Representación en diagrama
de bloques del contador
Binario
Circuitos Secuenciales

Aplicaciones de biestables

Contadores descendentes
CLK

T Q T Q T Q T Q
Q Q Q Q
Q0 Q1 Q2 Q3

CLK
15 14 13 12 11 10 9 8 7 6 5 4 3 2

Q0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Q1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Q2 1 1 1 1 0 0 0 0 1 1
1 1 0 0 0
Q3
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0
Circuitos Secuenciales

Aplicaciones de biestables

Contador Ascendente-Descendente

CLK

T Q T Q T Q T Q

A/D

Q0 Q1 Q2 Q3

•Con un 0 contador ascendente pasa a la salida el mismo número

que en la salida del biestable (salida Q)
• Con un 1 contador complementa el número que tenga la salida del
biestable ( salida Q (negada))
 Circuitos Secuenciales

Aplicaciones de biestables

Divisor de frecuencia

Las salidas de un contador se pueden utilizar como un divisor de

frecuencia. Tal y como puede verse en el cronograma la frecuencia de
salida de cada salida divide por 2 la frecuencia de la anterior
CLK 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
fCLK

Q0 f
0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 fCLK
fn  n1
Q1
f1 2
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Q2
f2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

Q3
f3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
 Contadores
CONTADORES SÍNCRONOS (EN PARALELO)
Observar lo siguiente:
1.- Las entradas CLK de todos los FFs están conectadas
entre sí, de modo que la señal de entrada de reloj se aplica
a cada FF de manera simultánea.
2.- Sólo el FF A, el LSB, tiene sus entradas J y K
permanentemente en el nivel ALTO. Las entradas J y K de
los otros FFs se excitan por alguna combinación de las
salidas de los FFs.
3.- El contador síncrono requiere más circuitería que el
asíncrono.
 Contadores
CONTADORES PREESTABLECIDOS
Muchos contadores (en paralelo) que están disponibles
como circuitos integrados están diseñados de tal manera
que son preestablecibles; en otras palabras, se pueden
preestablecer a cualquier conteo inicial deseado ya sea de
forma asíncrona (independiente de la señal de reloj) o
Síncrona (en la transición activa de la señal de reloj). A
esta operación de preestablecimiento también se le
denomina carga en paralelo del contador.
 Contadores
CONTADORES PREESTABLECIDOS
En la grafica siguiente se muestra el circuito lógico para un contador
ascendente en paralelo con preestablecimiento de tres bits. Las
entradas J, K y CLK se conectan para la operación como contador
ascendente en paralelo. Las entradas asíncronas PRESET y CLEAR
se alambran para realizar el preestablecimiento asíncrono. El contador
se carga con cualquier conteo deseado en cualquier instante haciendo
lo siguiente:
1.- Se aplica el conteo deseado a las entradas de datos en paralelo,
P2, P1 y P0.
2.- Se aplica un pulso BAJO a la entrada CARGA PARALELA, PL.
Contadores
74LS93 – 74LS293
 CONTADOR ASINCRONO
74LS93 -74LS293
• FORMADO POR 4 FF’S J-K.
• EL FF MENOS SIGNIFICATIVO TIENE
FUNCIONAMIENTO INDEPENDIENTE
DE LOS OTROS TRES.
• POR LO TANTO PUEDEN
IMPLEMENTARSE CONTADORES DE 3
O 4 BITS.
APLICACIONES DEL
74LS293
CONTADOR MODULO 16
CONTADOR MODULO 10:
F1=F/10
CONTADOR MODULO 14:
F1=F/14
 Contadores
EL CONTADOR 74ALS193/HC193
En la grafica siguiente se muestran el símbolo lógico y la
descripción de entrada-salida para el contador 74ALS193
(y su contraparte CMOS, 74HC193). Este contador se
puede describir como ascendente-descendente con
preestablecimiento MOD-16 y conteo síncrono, con
preestablecimiento asíncrono, y restablecimiento maestro
asíncrono.
Contadores
 EJEMPLO: CONTADOR
MODULO VARIABLE
5v
+V

74LS193
CPU
F CPD
PL TCU
MR TCD
D3 Q3
D2 Q2 F1
D1 Q1
D0 Q0

F1 = F / 5
CONTADOR PREINICIABLE
SINCRONO MODULO 5
Circuitos Secuenciales

Aplicaciones de biestables

Divisor de frecuencia

R R
CLK CLK
Binario BCD
Q0 Q1 Q2 Q3 Q0 Q1 Q 2 Q3

fCLK fCLK fCLK fCLK fCLK fCLK fCLK fCLK

2 22 23 2 4 2 22 23 10

Cuando el contador es de tipo BCD la salida Q3 no cumple la regla

fCLK/2n+1, sino que divide por 10 ya que cuando entran 10 pulsos se
resetea
Circuitos Secuenciales

Aplicaciones de biestables

Diseño de un reloj digital

C.C C.C

El segundo Cátodo común

contador se
resetea cuando
llega en 0110 es
decir cuando a-g a-g
a-g a-g
aparece el número
6 se pone el cero. BCD/7Seg BCD/7Seg Nivel Activo alto
Se puede decir que Q Q Q Q Q 0 Q1 Q2 Q 3
el número 6 no
aparece.
Este puede se un Q0 Q1 Q2 Q3 Q0 Q1 Q 2 Q3
BCD BCD CLK
segundero. R R
 Circuitos Secuenciales

Aplicaciones de biestables

Diseño de un reloj digital

HORAS MINUTOS SEGUNDOS

C.C C.C C.C C.C C.C C.C

a-g a-g a-g a-g a-g a-g

a-g a-g a-g a-g a-g a-g

BCD/7Seg BCD/7Seg BCD/7Seg BCD/7Seg BCD/7Seg BCD/7Seg

Q3 Q2 Q1 Q 0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q 0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q 0

Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
BCD BCD BCD BCD BCD BCD
CLK
R R R R R R