CARACTERISTICAS

CPU
Arquitectura Harvard.
Pipeline (segmentacin).
77 instrucciones de 16 bits de longitud.

Ejecutables en un solo ciclo de reloj.

La instrucciones de salto se ejecutan en 2 ciclos de reloj.
La instrucciones de salto condicional se ejecutan en 3ciclos de reloj.

PIPELINE

DIAGRAMA A BLOQUES

CARACTERISTICAS

Memoria de Programa
Flash 32Kbytes, es decir 16384 instrucciones de 16 Bits de

longitud.
Las instrucciones son mapeadas en las direcciones pares,
es decir que su LSB=0.
Contador de Programa de 21 Bits de longitud, que lee una
NOP (no operation) al rebasar los 32Kb mapeados.
Pila tipo LIFO de 31 niveles.

MEMORIA DE PROGRAMA

CARACTERISTICAS

Memoria de Datos
RAM esttica de 2048bytes.

Direccionada mediante 12Bits.

Direccionada en los modos Inherente, Literal, Directo, Indirecto e
Indexado de OffSet Literal en modo de instrucciones extendido.
Dividida en 16 bancos de 256 bytes cada uno, de los cuales solo se
utilizan 8 bancos.
Se divide en Registros de Funciones Especiales (SFR) y de Propsito
General (GPR).
Cuenta con un Banco de Acceso (para ocupar un solo ciclo).

El FSR BSR sirve para seleccionar el banco a utilizar.

Los bancos del 4 al 7 estn mapeados en la seccin que comparten el

CPU y el USB.
EEPROM de 256bytes que es accedida igual que un perifrico, es decir
por algunos SFR.

MEMORIA DE DATOS (RAM)

CARACTERSTICAS

USB
Compatible con V2.0
LS (1.5Mb/s) y FS (12Mb/s)
Transferencias tipo control, isocrona, Interrupcin y Bulk.
32 endpoints (16 si es bidireccional)
1Kb Dual Access RAM
Transceiver y regulador de voltaje de 3.3V

en aplicaciones de

5.5Volts.
Interface para transceiver externo.
Puerto Paralelo Streaming para transferencia de grandes
volmenes de datos a un buffer externo. solo en dispositivos de
40/44 pines.

CARACTERSTICAS

Modos de manejo de energa

RUN: CPU y Perifricos encendidos.
IDLE (inactivo):CPU apagado y perifricos encendidos.
SLEEP: CPU y perifricos apagados.

Manejo de diversos tipos de oscilador

4 modos de oscilador de cristal, incluido HPPLL (High-Precision
Phase-Locked Loop).
Dos modos de reloj externo (hasta 48MHz).
Oscilador interno con 8 frecuencias diferentes (31KHz 8MHZ).
Posibilidad de utilizar a diferentes velocidades el USB y el CPU
Fail-safe clock monitor. Desconecta de forma segura si se para el reloj.
Osscilador secundario utilizando el TIMER1 a 32KHz

CARACTERSTICAS

Perifricos
35 lneas de I/O configurables de forma independiente.
Cinco Puertos

PUERTO A.

8 bits de longitud, bidireccionales , niveles de entrada TTL y drivers CMOS a la salida.

Multiplexado con Timer0, ADC, transceiver externo y Comparados anlogo.

PUERTO B

8 bits de longitud bidireccionales, cada uno contiene un resistor PULL UP configurado mediante un bit.

Multiplexado con 4 bits de interrupciones, 2 con transceiver externo y 1 con SPP.

PUERTO C

7 bits de longitud bidireccionales con entradas Schmitt Tiggers, excepto RC4 y RC5.

Multiplexado con mdulos de comunicacin serial como EUSART, MSSP y USB, adems de timers,

PUERTO D

8 bits de longitud bidireccionales, todas las entradas tienen Schmitt Tiggers y resistores PULL UP
configurables por un bit de control., estas se desconectan automticamente.

Multiplexado con el ECCP y con el SPP de 8 bits, si esta funcionalidad se activa las entradas se
convierten en TTL.

PUERTO E

4 bits de ancho bidireccionales excepto RE3,con entradas Schmitt Tiggers.

Multiplexado con el ADC, SPP y MCLR del dispositivo.

CARACTERSTICAS

Perifricos

Corriente de 25mA en puertos.

4 timers (Timer0 to Timer3).

Timer 0
Seleccionable por software modos de 8 y 16 bits
Registros de lectura y escritura.
Prescaler de 8 bits configurable por software.
Reloj interno o externo, con seleccin de flanco para el externo
Interrupcin programable por desbordamiento.
Timer 1 y 3
Seleccionable como timer o contador por software
Registros de lectura y escritura.
Reloj interno seleccionable, til para configurar Timer0 a 32KHz para dar esa frecuencia al CPU .
Interrupcin programable por desbordamiento.
Timer 2
Timer de 8 bits y registro de periodo TMR y PR2 respectivamente.
Registros de lectura y escritura.
Preescaler (1:1, 1:4, 1:16) y postcaler (1:1 a 1:16) programables por software.
Reloj interno o externo, con seleccin de flanco para el externo
Interrupcin en igualdad de TMR2 a PR2
Uso opcional como shift clock para el MSSP
programable por desbordamiento.

CARACTERSTICAS

Perifricos
Dos mdulos CCP (captura/comparacin/modulacin por ancho de pulso) uno de ellos
mejorado para el PWM.

Mdulo USART mejorado

Interface Perifrica Serial (SPI).

Inter-Circuito Integrado (I2R).

Convertidor Analgico-Digital (ADC) con tiempo de adquisicin programable.

10 bits de resolucin.
13 canales de entrada.
Puede ser configurado para generar interrupciones.
Puede trabajar en modo SLEEP generando un Wake Up cuando termina la conversin.
Conversion de seales de frecuencias menores de 75KHz.

Dos comparadores anlogos configurables de diversas formas.

Soporta BUS LIN (utilizado en automocin).

Mdulo Master Synchronous Serial Port (Interfaz serial de comunicacin)

Captura y comparacin de hasta 16 bits.

PWM con resolucin de 1 a 10 bits.

Con capacidad de producir interrupciones cuando ocurre alguna variacin y funcionar en modo SLEEP
generando un Wake Up cuando se a inicializado previamente.

Mdulo de Referencia para Comparar Voltajes.

Mdulo de deteccin de Alto/Bajo Voltaje.

CARACTERSTICAS

Funciones especiales
100,000 ciclos de escritura/borrado en la Memoria de Programa.
1,000,000 ciclos de escritura/borrado en la EEPROM de datos.
Retencin de datos >40 aos.
Autoprogramable por software a travs del modulo serial o el USB.
Mltiples fuentes de Interrupcin con posibilidad de utilizar dos niveles de prioridad (baja y
alta).

Multiplicador 8x8 por hardware. La operacin se ejecuta en un solo ciclo.

Watchdog Timer extendido.

Todas tienen tres bit de control

Bit de bandera que indica que una INT ha ocurrido.

Bit de encendido para saltar al vector interrupcin (0008h) cuando el Bit de bandera enciende.

Bit de seleccin de prioridad. (La INT de prioridad alta puede interrumpir una de prioridad baja)

Periodo programable desde 41mS hasta 131S.

Proteccin de Cdigo Programable.

Fuente de 5V en programacin serial In-Circuit va dos pines. (ICSP)
Debug (depuracin) In-Circuit va dos pines. (ICD)
Puerto dedicado a ICD/ICSP (slo para empaque TQFP de 44 pines).
Rango de Operacin de 2V 5.5V.

CARACTERSTICAS

CARACTERSTICAS

ENCAPSULADO DIP