INSTITUTO POLITCNICO NACIONAL

Unidad Profesional Interdisciplinaria en Ingeniera y Tecnologas Avanzadas

Niveles de diseo en VHDL

Alumno: Cern Naranjo Guillermo Martnez Silva Leopoldo

Profesor: Juan Manuel Peza Tapia

Asignatura: Dispositivos Lgicos Programables

Grupo: 2MV8

NIVEL DE LA TRANSFERENCIA DE REGISTRO (RTL)

En diseo del circuito integrado, Nivel de la transferencia de registro (RTL) la descripcin es una manera de describir la operacin de a sncrono circuito digital. En diseo de RTL, el comportamiento de un circuito se define en trminos de flujo de seales (o de la transferencia de datos) en medio registros de hardware, y operaciones lgicas realizado en esas seales. La abstraccin llana de la transferencia de registro se utiliza adentro idiomas descriptivos del hardware (HDLs) como Verilog y VHDL para crear representaciones de alto nivel de un circuito, de el cual las representaciones de nivel inferior y el cableado en ltima instancia real pueden ser derivadas. Descripcin de RTL Un circuito sncrono consiste en dos clases de elementos: registros y lgica combinacional. Registros (puestos en ejecucin generalmente como D Flip-flop) sincronice la operacin del circuito a los bordes de la seal del reloj, y sea los nicos elementos en el circuito que tienen caractersticas de la memoria. La lgica Combinacional realiza todas las funciones lgicas en el circuito y consiste en tpicamente puertas lgicas. Por ejemplo, un circuito sncrono muy simple se demuestra en la figura. Inversor est conectado de la salida de un registro con la entrada del registro, para crear un circuito que cambie su estado en cada borde de reloj. En este circuito, la lgica combinacional consiste en el inversor. Al disear los circuitos integrados digitales con a idioma descriptivo del hardware, los diseos se dirigen generalmente en un de alto nivel de la abstraccin que nivel del transistor o de la puerta. En HDLs el diseador declara los registros (que corresponde spero a las variables en lenguajes de programacin de la computadora), y describe la lgica de la combinacin usando las construcciones que son familiares de lenguajes de programacin tales como operaciones si-entonces-otras y aritmticas. Se llama este nivel "nivel de la transferencia de registro". El trmino refiere al hecho los focos de ese RTL en describir el flujo de seales entre los registros. Como ejemplo, el circuito mencionado arriba se puede describir en VHDL como sigue: proceso (clk) comience si rising_edge(clk) entonces Q <= no Q; extremo si; extremo proceso;

El usar EDA la herramienta para la sntesis, esta descripcin se puede traducir generalmente directamente a un archivo equivalente de la puesta en prctica de hardware para ASIC o FPGA. Sntesis la herramienta tambin realiza la optimizacin de la lgica.

En el nivel de la transferencia de registro, algunos tipos de circuitos pueden ser reconocidos. Si hay una trayectoria cclica de la lgica de la salida de un registro a su entrada (o de un sistema de salidas de los registros a sus entradas), el circuito se llama a mquina del estado o puede ser dicho ser lgica secuencial. Si hay trayectorias de la lgica de un registro a otro sin un ciclo, se llama a tubera. RTL se utiliza en diseo de la lgica fase del diseo del circuito integrado ciclo. Una descripcin de RTL se convierte generalmente a descripcin del puerta-nivel del circuito por a sntesis de la lgica herramienta. Los resultados de la sntesis entonces se utilizan cerca colocacin y encaminamiento herramientas para crear una comprobacin disposicin. Simulacin de la lgica las herramientas pueden utilizar la descripcin de RTL de un diseo para verificar su correccin. NIVEL DE COMPUERTAS (GATE LEVEL)

Los circuitos digitales trabajan en dos mrgenes de tensiones, en cdigo binario: 1 o 0, a esto se le llama niveles lgicos, siendo el nivel lgico alto (1) y el nivel lgico bajo (0) que representan intervalos de tensiones.

TTL En estos el nivel lgico bajo puede ser representado por cualquier tensin comprendida entre 0V y 0.8V, y el nivel lgico alto entre 2V y 5V.

CMOS En la entrada, un 0 esta representado por cualquier tensin entre 0V y 1.5V, y un 1 por cualquier entre 3.5V y 5V.