UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERIA ELECTRONICA LABORATORIO DE CIRCUITOS DIGITALES TEMA 3 : Circuitos Combinacionales - Sumadores

Profesor : Ing. Oscar Casimiro Pariasca I. OBJETIVO: Analizar, disear y construir circuitos lgicos combinacionales utilizando compuertas bsicas. II. MATERIALES y EQUIPO: - CI. TTL: 7400, 7402, 7404, 7408, 7410, 7420, 7427, 7430, 7432, 7447, 7483, 7486, 74247, otros. - Diodos LED, display, resistencias R=120 ohm, watt; Protoboard. Alambre slido UTP diferentes colores; pelador de alambre; alicate de punta - Fuente de Voltaje C.C. regulada de 5 Voltios; Multimetro. . III. CUESTIONARIO PREVIO: 1. Un circuito combinacional posee cuatro variables binarias de entrada y su salida adopta el nivel lgico 1 cuando la combinacin no pertenece al cdigo BCD natural. Determinar: (a) Su tabla de verdad. La tabla de verdad de la funcin se representa en la Tabla 1. La funcin toma el valor cero para los productos cannicos 0 a 9 que corresponden a las combinaciones 0 a 9 del cdigo BCD natural. Por el contrario, la funcin toma el valor uno para los productos cannicos 10 a 15 que corresponden a las combinaciones de entrada que no pertenecen al cdigo BCD natural. # 0 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C D F 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1

Tabla 1

(b) Las expresiones cannicas de producto de sumas y suma de productos. A partir de la tabla de verdad (Tabla 1) se obtiene la expresin cannica de suma de productos.

A partir de esta expresin se obtiene la de producto de sumas.

(c) Las tablas de Karnaugh. En la Figura 1 se representa la tabla de Karnaugh de la suma de productos cannicos de la funcin .

Figura 1 En la Figura 2 se representa la tabla de Karnaugh del producto de sumas cannicas de la funcin .

Figura 2 (d) Las expresiones mnimas y su implementacin fsica mediante un circuito con puertas NAND o mediante un circuito de nivel dos con puertas NOR A partir de la Figura 1 se obtiene la expresin mnima.

A partir de la Figura 2 se obtiene la expresin mnima.

Observando la expresin mnima de suma de productos, se comprueba que en este caso se convierte en la de producto de sumas si negamos la funcin. Por ello solamente es necesario realizar con puertas NOR la expresin mnima de suma de productos. Transformndola adecuadamente resulta:

2.

Disear un circuito lgico de 3 entradas con puertas NAND, que realice una lgica mayoritaria, es decir la salida es igual a 1, si la mayora de las entradas son 1. De otra forma la salida ser igual a 0. Tabla de verdad: # A B C F(A,B, C) 0 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 1 4 1 0 0 0 5 1 0 1 1 6 1 1 0 1 7 1 1 1 1 Mapa de Karnaugh: BC A 0
4 5

00
0

01
1

11
3

10
2

1
7 6

F(A, B, C) = AC + AB + BC = (AC).(AB) + BC F(A, B, C) = (AC).(AB).(BC)

Circuito Lgico:

3.

Simplificar las siguientes funciones lgicas: (a) F(w,x,y,z) = (0,1,2,4,5,6,8,9,12,13,14)

# 0 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5

W 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 0

YZ WX 00 01 11 10 00 1 1 1 1 01 1 1 1 1 11 10 1 1 1

F = YZ+WYZ+XYZ F = YZ+YZ(W+X)

(b) F(A, B, C, D) = ABC + BCD + ABCD + ABC

# 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 4.

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 0

AB

CD

F = AB+ABC+BCD F = B(A+AC+CD) 00 01 11 10 00 1 01 1 11 1 10 1

Dibujar el circuito lgico de un semisumador y su tabla de verdad. Tabla de verdad de un semi-sumador. # A B COU
T

0 1 1 0

0 1 2 3 Siendo: = AB + AB COUT = AB = suma COUT = acarreo de salida A y B = variables de entrada (operandos) Circuito Lgico:

0 0 1 1

0 1 0 1

0 0 0 1

5.

Para el circuito del sumador completo de 1 bit, escribir su tabla de verdad y las funciones Ci+1, Si

6.

Dibujar el

diagrama lgico del sumador binario de 4 bits 7483 e indicar en forma resumida su funcionamiento. Este es un sumador completo de un bit, implementado en el IC 7480. En forma de bloque veramos algo como:

Estas implementaciones son hechas con puras compuertas y los IC's usados usan menos de 10 de ellas por lo que estos sumadores son a nivel de SSI.

Si queremos construir un sumador de 4 bits, deberemos poner en cascada cuatro sumadores completos de un bit tal como se muestra a continuacin:

Esto no es ms que el IC 7483 (que es un sumador a escala MSI debido al nmero de compuertas que ste usa). El IC7483 es algo como:

y estos sumadores a su vez tambin pueden ser organizados en cascada para implementar sumadores de 8, 12, 16, ... 4n, bits. El acarreo de entrada del primer sumador (quien incluir el bit menos significativo) debe ir a tierra para indicar el cero. Cuando la implementacin se hace con puras compuertas lgicas, el tipo de circuito integrado usado tiene nivel de integracin SSI. Puedo disear un circuito con 30 compuertas lgicas, pero por el slo hecho de usar slo compuertas, estamos realizando la implementacin a nivel SSI. Si en nuestro circuito usamos, adems de las

compuertas, tambin IC's como el sumador de 4 bits IC7483, estamos haciendo una implementacin que usa tecnologa a nivel MSI. O sea, que si les digo que diseen un sumador BCD a nivel SSI quiere decir que pueden usar nica y exclusivamente chips de compuertas lgicas como el 7400, 7408, etc pero si les digo que pueden realizar su implementacin a nivel MSI, quiere decir que pueden incluir IC's como por ejemplo el 7483 en su diseo. Quisiera comentar algo: cuando se realiza la suma de dos nmeros en paralelo, utilizando sumadores completos, se supone que todos los bits estn disponibles al mismo tiempo para poder realizar la operacin; sin embargo, esto no sucede en forma instantnea, se observa que para obtener el acarreo de salida se tiene ms de un nivel de ejecucin y el tiempo de propagacin total ser igual al retardo de propagacin de una compuerta tpica multiplicado por el nmero de niveles de ejecucin en el circuito. Por lo tanto, si observamos el circuito anterior, el tiempo mayor de propagacin ser el tiempo que se tome el bit de acarreo en propagarse por los sumadores completos. Como cada bit de salida de la suma depende del valor del acarreo de entrada, esta salida ocurrir solamente cuando el bit de acarreo se haya propagado. Por ejemplo S3 ocurrir solamente cuando C3 se genere, pero a su vez C3 se genera cuando S2 ocurra y S2 ocurre cuando se genera C2, y as sucesivamente. El tiempo de propagacin del acarreo es un factor que limita la rapidez con que se suman dos nmeros en paralelo y si recordamos que las operaciones aritmticas se efectan por medio de sumas sucesivas, el resultado obtenido viene siendo crtico, si no se le da el tiempo necesario para la propagacin del acarreo. Una de las tcnicas ms usadas es haciendo Circuitos Generadores de Acarreo, la cual probablemente ser explicado en el futuro. 7. Indicar las modificaciones que hara para utilizar el CI 7483 como: a) Sumador/Restador de complemento a uno.

b) Sumador/Restador de complemento a dos.

8.

Implementar y analizar el funcionamiento del circuito sumador completo mostrado en la figura.

Este sencillo circuito sumador / restador binario de 4 bits est implementado con lgica discreta. Cada bloque est compuesto por un sumador completo de 1 bit, realizando la suma del bit A mas el bit B mas el acarreo anterior (S = A + B + Cin). SUMA: Para realizar la suma se coloca el nmero binario del primer operando en los interruptores V1, V2, V3, V4; y el nmero binario del segundo operando en los interruptores V5, V6, V7 y V8. El interruptor V13 (Suma / Resta) se coloca hacia la posicin de "Suma" que va a conexin a tierra, enviando un nivel lgico 0 al Cin del primer bloque U1 y configurando el inversor / buffer compuesto por las compuertas EXOR como buffer. RESTA: Para realizar la resta se coloca el nmero binario del primer operando (minuendo) en los interrutores V1, V2, V3,V4; y el nmero binario del segundo operando (sustraendo) en los interruptores V5, V6, V7 y V8. El interruptor V13 (Suma / Resta) se coloca hacia la posicin de "Resta" desconectndolo de la conexin a tierra, enviando un nivel lgico 1 al Cin del primer bloque U1 y configurando el inversor / buffer compuesto por las compuertas EXOR como inversor. La funcin del inversor / buffer es realizar el complemento a 2 del nmero binario a sustraer del primer operando (minuendo). Complemento a 2 es el procedimiento para convertir un nmero binario natural de positivo a negativo o viceversa. El resultado de la operacin es mostrada en 5 salidas de la U1, los cuales estn conectados a las salidas de cada sumador completo. La quinta salida (Cout) indica el acarreo o prstamo de la operacin, segn sea el caso. SUMA: RESTA: Si el resultado es positivo, la quinta salida (Cout) vale 1. Si el resultado es negativo, la quinta salida (Cout) vale 0. Si el resultado no genera acarreo la quinta salida (Cout) vale 0. Si el resultado genera acarreo la quinta salida (Cout) vale 1.