UNIVERSIDAD POLITECNICA SALESIANA

ELECTRONICA DIGITAL

INFORME DE TRABAJO I

Nombres: Luis Muoz Alex Ayo Nivel: 5to Elctrica Fecha: 07-05-2012

Visualizado de Fecha de Cumpleaos

Objetivos: 1. Utilizar los conocimientos adquiridos para realizar un contador de fecha de cumpleaos con Compuertas Lgicas y un display. 2. Desarrollar los mapas de Karnaugh para realizar las funciones a adaptar en las compuertas lgicas. 3. Comprender las funciones que desarrollan las compuertas lgicas dentro de la Electrnica Digital Marco terico:
Una puerta lgica, o compuerta lgica, es un dispositivo electrnico el cual es la expresin fsica de un operador booleano en la lgica de conmutacin. Cada puerta lgica consiste en una red de dispositivos interruptores que cumple las condiciones booleanas para el operador particular. Son esencialmente circuitos de conmutacin integrados en un chip. Claude Elwood Shannon experimentaba con rels o interruptores electromagnticos para conseguir las condiciones de cada compuerta lgica, por ejemplo, para la funcin booleana Y (AND) colocaba interruptores en circuito serie, ya que con uno solo de stos que tuviera la condicin abierto, la salida de la compuerta Y sera = 0, mientras que para la implementacin de una compuerta O (OR), la conexin de los interruptores tiene una configuracin en circuito paralelo. La tecnologa microelectrnica actual permite la elevada integracin de transistores actuando como conmutadores en redes lgicas dentro de un pequeo circuito integrado. El chip de la CPU es una de las mximas expresiones de este avance tecnolgico. En nanotecnologa se est desarrollando el uso de una compuerta lgica molecular, que haga posible la miniaturizacin de circuitos.
Compuerta AND: Cada compuerta tiene dos variables de entrada designadas por A y B y una salida binaria designada por x. La compuerta AND produce la multiplicacin lgica AND: esto es: la salida es 1 si la entrada A y la entrada B estn ambas en el binario 1: de otra manera, la salida es 0. Estas condiciones tambin son especificadas en la tabla de verdad para la compuerta AND. La tabla muestra que la salida x es 1 solamente cuando ambas entradas A y B estn en 1. El smbolo de operacin algebraico de la funcin AND es el mismo que el smbolo de la multiplicacin de la aritmtica ordinaria (*). Las compuertas AND pueden tener ms de dos entradas y por definicin, la salida es 1 si todas las entradas son 1.

Compuerta OR: La compuerta OR produce la funcin sumadora, esto es, la salida es 1 si la entrada A o la entrada B o ambas entradas son 1; de otra manera, la salida es 0. El smbolo algebraico de la funcin OR (+), es igual a la operacin de aritmtica de suma. Las compuertas OR pueden tener ms de dos entradas y por definicin la salida es 1 si cualquier entrada es 1.

Compuerta NOT: El circuito NOT es un inversor que invierte el nivel lgico de una seal binaria. Produce el NOT, o funcin complementaria. El smbolo algebraico utilizado para el complemento es una barra sobra el smbolo de la variable binaria. Si la variable binaria posee un valor 0, la compuerta NOT cambia su estado al valor 1 y viceversa. El crculo pequeo en la salida de un smbolo grfico de un inversor designa un inversor lgico. Es decir cambia los valores binarios 1 a 0 y viceversa.

Display de 7 segmentos: El visualizador de siete segmentos (llamado tambin display) es una forma de representar nmeros en equipos elctronicos. Est compuesto de siete segmentos que se pueden encender o apagar individualmente. Cada segmento tiene la forma de una pequea lnea.

Funcionamiento
El display de 7 segmentos o visualizador de 7 segmentos es un componente que se utiliza para la representacin de nmeros en muchos dispositivos electrnicos debido en gran medida a su simplicidad. Aunque externamente su forma difiere considerablemente de un diodo LED (diodos emisores de luz) tpico, internamente estn constituidos por una serie de diodos LED con unas determinadas conexiones internas, estratgicamente ubicados de tal forma que forme un nmero 8. A cada uno de los segmentos que forman el display se les denomina a, b, c, d, e, f y g y estn ensamblados de forma que se permita activar cada segmento por separado consiguiendo formar cualquier dgito numrico. A continuacin se muestran algunos ejemplos:

Si se activan o encienden todos los segmentos se forma el nmero "8". Si se activan slo los segmentos: "a, b, c, d, e, f," se forma el nmero "0". Si se activan slo los segmentos: "a, b, g, e, d," se forma el nmero "2". Si se activan slo los segmentos: "b, c, f, g," se forma el nmero "4".

Muchas veces aparece un octavo segmento denominado p.d. (punto decimal). Los diodos led trabajan a baja tensin y con pequea potencia, por tanto, podrn excitarse directamente con puertas lgicas. Normalmente se utiliza un codificador (en nuestro caso decimal/BCD) que activando un solo pins de la entrada del codificador,

activa las salidas correspondientes mostrando el nmero deseado. Recordar tambin que existen display alfanumricos de 16 segmentos e incluso de una matriz de 7*5 (35 bits). Los hay de dos tipos: nodo comn y ctodo comn.

Desarrollo de los circuitos: Para el primer circuito desarrollado con fecha 15 de agosto de 1990 utilice 15-08-1990 los cuales tendrn que visualizarse en un mismo display:

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 a A' A

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

a 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0

b 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0

c 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

d 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 b

e 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0

f 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0

g 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0

1 5 0 8 1 9 9 0 0 0 0 0 0 0 0 0

Desarrollo de mapas K y funciones:

C' 0 0 0 0 D'

1 1 0 0 D

C 1 1 0 0

1 1 0 0 D'

B' B B'

A' A

C' 1 1 0 0 D'

0 1 0 0 D

C 1 1 0 0

1 1 0 0 D'

B' B B'

A'D+A'CD'

A'B+A'B'C'D'+A'B'C

c A' A C' 1 1 0 0 D' 1 1 0 0 D C 1 1 0 0 1 1 0 0 D' B' B B'

d A' A C' 0 0 0 0 D' 1 0 0 0 D C 1 1 0 0 1 0 0 0 D' B' B B'

A' e A' A C' 0 0 0 0 D' 0 0 0 0 D C 1 1 0 0 1 0 0 0 D' B' B B'

A'B'C'D+A'B'C+A'BCD f A' A C' 0 0 0 0 D' 1 1 0 0 D C 1 1 0 0 1 1 0 0 D' B' B B'

A'B'C+A'BCD g A' A C' 0 0 0 0 D' 1 1 0 0 D C 1 0 0 0 0 1 0 0 D' B' B B'

A'C'D+A'C

A'C'D+A'B'CD+A'BCD'