Professional Documents
Culture Documents
Tipo: U
INSTRUES
1. 2. 3. 4. 5. 6. 7. Esta avaliao contm 10 questes. Leia atentamente todas as questes antes de resolv-las. permitido o uso de calculadoras. No permitido o emprstimo de calculadoras. Deixe todos os clculos e/ou raciocnio indicados na prova. Transcreva as respostas das questes de mltipla escolha para o quadro abaixo. Boa prova!
S 0 0 1 1
R 0 1 0 1
Qa
0 1
Qa
1 0
Proibido
1etapa_2aCH_ElDig1_2009
pg 1
3) Um contador de 8 bits est ligado da seguinte maneira: a entrada CLK ao primeiro estgio (LSB) o clock do sistema. Cada sada de estgio usada como a entrada CLK do prximo estgio mais alto. Esse contador um: a) Contador sncrono MOD 256; b) Contador assncrono MOD 128; c) Contador sncrono MOD 128; d) Contador assncrono MOD 256; 4) A principal vantagem de usar flip-flops J-K nos circuitos de contadores assncronos sua capacidade de: a) Acionar o clock, se as entradas PRESET e CLEAR forem mantidas BAIXAS. b) Acionar o clock, se as entradas J-K forem mantidas BAIXAS. c) Acionar o clock, se as entradas J-K forem mantidas ALTAS. d) Acionar o clock, se as entradas PRESET e CLEAR forem mantidas ALTAS. 5) Um pulso de clock de 30 kHz aplicado a um contador asscrono MOD-15. Qual a freqncia de sada? a) 2 kHz; b) 1,55 kHz; c) 2,5 kHz; d) 1,88 kHz; 6) Nos contadores assncronos constitudos de flip-flops J-K, o sinal de clock principal alimentado na entrada CLK do flip-flop mais significativo.
a) ( b) (
)Verdadeiro; )Falso;
) Verdadeiro ) Falso
8) Marque a alternativa INCORRETA: a) A sada Q no FF tipo D ser igual ao nvel lgico na entrada Dem todos os instantes; b) Em um FF tipo D, a entrada D s pode influenciar a sada Q apenas quando ocorrer uma transio ativa na entrada de controle; c) A condio de entrada J= 1 e K=0 no FF JK sempre faz a saa Q=1 no instante que ocorre a transio ativa de CLK; d) A condio proibida no FF JK ocorre quando as entradas J e K esto em nvel lgico alto, desde que ocorra uma transio ativa na entrada de controle; 9) Que condio de entrada para J e K sempre faz a sada Q = 1 no instante que ocorre a transio ativa de CLK ? Resposta: J = __________; K = __________.
1etapa_2aCH_ElDig1_2009
pg 2
sou complementares;
b) PR e CLR so entradas sncronas; c) As entradas J e K so entradas assncronas; d) Uma entrada inversora no clock de um circuito lgico indica que ele estar com
suas entradas habilitadas toda vez que o clock estiver em nvel lgico alto.
1etapa_2aCH_ElDig1_2009 pg 3