Eletrnica Digital

Prof. Arthur Braga

Tpicos
Circuitos Lgicos Combinacionais Forma de Soma-de-Produtos Simplificao de Circuitos Lgicos Simplificao Algbrica Projetando Circuitos Lgicos Combinacionais Mtodo do Mapa de Karnaugh Condies de dont-care Circuitos Exclusive-OR e Exclusive-NOR

Circuitos Lgicos Combinacionais

Os circuitos descritos e analisados at o momento podem ser classificados como CIRCUITOS LGICOS COMBINACIONAIS porque, em qualquer L instante de tempo, o nvel lgico da sada do circuito depende da combinao dos nveis lgicos presente nas entradas. Um circuito combinacional no possui a caracterstica de memria, portanto mem ria sua sada depende apenas dos valores atuais das entradas. Assim, justifica-se nos circuitos combinacionais um estudo mais detalhado da simplificao dos circuitos lgicos. Dois mtodos sero usados: o primeiro simplifica l gicos usar os teoremas da lgebra Booleana, e o segundo usar uma tcnica de mapeamento

Forma de Soma-de-Produtos
Os mtodos de simplificao e projetos de circuitos lgicos a serem estudados requerem que a expresso esteja na forma de soma-de-produtos. Alguns soma- de- produtos exemplos de expresses desse tipo so: 1. K. ABC + 2. J. + AB

ABC

ABC + C D + D 3. j AB + C D + EF + GK + H L
Cada uma dessas expresses consiste em dois ou mais termos AND (produtos lgicos) conectados por operaes OR. Cada termo AND consiste em uma ou mais variveis que aparecem individualmente na sua forma complementada ou no-complementada. Produto-de-Somas: Uma outra forma geral para expresses lgicas usada s Produto- devezes chamada de produto-de-somas, e consiste em dois ou mais termos OR (somas lgicas) conectados por operaes AND. 1. K. + B + C ( A + C ) A 2.

( ) (A J. + B )(C + D + E )F

Simplificao de Circuitos Lgicos

Uma vez obtida a expresso de um circuito lgico, podemos reduzi-la a uma forma mais simples que contenha um menor nmero de termos ou variveis em um ou mais termos da expresso. Essa nova expresso pode ento ser usada na implementao de um circuito equivalente ao circuito original, mas que contm menos portas lgicas e conexes.

Exemplo:

x = AB A (BC )
= AB A B + C

[ ( )] = AB (AB + AC )
= AAB B + AABC

Dois mtodos para simplificao de circuitos lgicos sero estudados: (i) Simplificao Algbrica e (ii) Mapa de Karnaugh.

Simplificao AlgbricaK
Podemos usar os teoremas da lgebra Booleana para nos auxiliar a simplificar expresses de circuitos lgicos. Entretanto, nem sempre bvio qual teorema deve ser aplicado para se obter o resultado mais simplificado. Assim, as simplificaes algbricas so, muitas vezes, um processo de tentativa-e-erro. Entretanto, com a experincia, pode-se obter resultados razoavelmente bons. Uma metodologia para a aplicao dos teoremas Booleanos na busca pela simplificao de expresses lgicas seguir os dois seguintes passos: 1. A expresso original colocada na forma de soma-de-produtos aplicandose repetidamente os teoremas de DeMorgan e a multiplicao de termos. 2. Uma vez que a expresso original esteja na forma de soma-de-produtos, verifica-se se os termos produto tm fatores comuns, realizando a fatorao sempre que possvel. Esta fatorao pode levar eliminao de termos.

Simplificao AlgbricaK
Exemplo: Simplifique o circuito lgico abaixo.

Soluo: Solu
O primeiro passo colocar a expresso na forma soma-de-produtos.

z = ABC + AB AC = ABC + AB A + C = ABC + AB ( A + C )

( )

DeMorgan cancela inverses multiplica A.A=A

= ABC + AB A + A BC = ABC + A B + ABC

primeiro passo

Simplificao AlgbricaK
Exemplo: Simplifique o circuito lgico abaixo.

Soluo: Solu
Obtida a forma soma-de-produtos (primeiro passo da simplificao):

z = ABC + AB + ABC
parte-se para o passo 2 (buscar fatores comuns para realizar fatorao):

z = ABC + AB + ABC

= AC ( B + B) + AB = AC + AB
= A B+C

Simplificao AlgbricaK
Exemplo: Simplifique o circuito lgico abaixo.

Projetando Circuitos Lgicos Combinacionais

Quando o nvel de sada desejado de um circuito lgico dado para todas as condies de entrada possveis, os resultados podem ser convenientemente apresentados em uma tabela-verdade. A expresso Booleana para o circuito requerido pode ento ser obtida a partir desta tabela-verdade. Por exemplo, considere a Tabela-Verdade abaixo que tem duas entradas, A e B, e a sada x que ser nvel 1 apenas para o caso em que A = 0 e B = 1. 1

O circuito mostrado acima implementa a tabela-verdade apresentada. Caso eu tenha interesse em conhecer circuitos que tenham sada 1 para uma nica combinao na entrada ?

Projetando Circuitos Lgicos Combinacionais

Para o caso de duas variveis lgicas, temos abaixo quatro circuitos que tm sada nvel 1 apenas para uma das 4 possveis combinaes na entrada.

Esses circuitos poderiam ser combinados para implementar outras tabelas verdade ?

Projetando Circuitos Lgicos Combinacionais

Quando o nvel de sada desejado de um circuito lgico dado para todas as condies de entrada possveis, os resultados podem ser convenientemente apresentados em uma tabela-verdade. A expresso Booleana para o circuito requerido pode ento ser obtida a partir desta tabela-verdade. Vamos considerar o caso no qual temos uma tabela verdade em que a sada ser 1 apenas para dois casos distintos: A = 0, B = 1 e A = 1, B = 0. Como isso pode ser implementado ?

AB

AB

Qual seria o procedimento geral ?

Projetando Circuitos Lgicos Combinacionais

Ao associar cada sada 1 a um termo que seja um produto das entradas (invertidas ou no), expresso do circuito a soma lgica destes termos.

Se estaria escrevendo a expresso no circuito no formato de soma-de-produtos !

H um mtodo que automatiza a busca pela simplificao da expresso do circuito se esta estiver no formato de soma de produtos.

MAPAS DE KARNAUGH

Mtodo do Mapa de Karnaugh

O mapa de Karnaugh um mtodo grfico usado para simplificar uma equao lgica ou para converter uma tabela-verdade no seu circuito lgico correspondente, de uma forma simples e metdica. Embora um mapa de Karnaugh, ou simplesmente mapa K, possa ser usado em problemas que K envolvem qualquer nmero de variveis de entrada, sua utilidade prtica a cinco ou seis variveis. O mapa K, assim como uma tabela-verdade, um meio de mostrar a relao K entre as entradas lgicas e a sada desejada. Segue abaixo um exemplo da tabela-verdade de uma expresso lgica e seu mapa K correspondente. Tabela-Verdade Expresso Mapa de Karnaugh

Como montar o mapa para mais de duas variveis ?

Mtodo do Mapa de Karnaugh

Exemplos com mais variveis: vari
Tabela-Verdade Expresso Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Exemplos com mais variveis: vari
Tabela-Verdade Expresso Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Pontos mais importantes do Mapa de Karnaugh: 1. A tabela-verdade fornece o valor da sada X para cada combinao de valores de entrada. O mapa K fornece a mesma informao em um formato diferente. Cada linha na tabela-verdade corresponde a um quadrado no mapa K. 2. Os quadrados no mapa K so nomeados de forma que quadrados adjacentes horizontalmente, ou verticalmente, diferem em apenas uma varivel. 3. Uma vez que um mapa K tenha sido preenchido com 0s e 1s, a expresso na forma de soma-de-produtos para a sada X pode ser obtida fazendo-se a operao OR dos quadrados que contm 1.

Como utilizar o mapa K para simplificar expresses ?

Mtodo do Mapa de Karnaugh

A expresso para a sada X pode ser simplificada combinando adequadamente os quadrados do mapa K que contm 1. O processo de combinao desses 1s denominado agrupamento.

Agrupamento de dois quadros no mapa K

Agrupando um par de 1s adjacentes em um mapa K, elimina-se a varivel que aparece nas formas complementada e no-complementada.

Exemplo:

X = ABC + ABC
= BC A + A

= BC

Exemplos:

Mtodo do Mapa de Karnaugh

Agrupamento de quatro quadros no mapa K (quartetos)
Agrupando um quarteto de 1s adjacentes em um mapa K, elimina-se duas variveis que aparecem nas formas complementada e nocomplementada.

Exemplo:

X = ABC + ABC + ABC + ABC

= AC B + B + AC B + B

= AC + AC
= C A+ A
=C

X =C

10

Exemplos:

Mtodo do Mapa de Karnaugh

Agrupamento de oito quadros no mapa K (octetos)
Agrupando um octeto de 1s adjacentes em um mapa K, elimina-se trs variveis que aparecem nas formas complementada e nocomplementada.

Exemplos:

11

Exemplos:

Mtodo do Mapa de Karnaugh

Processo Completo de Simplificao Simplifica
Quando uma varivel aparece nas formas complementada e nocomplementada em um agrupamento, tal varivel eliminada da expresso. As variveis que no se alteram para todos os quadros do agrupamento tm de permanecer na expresso final

Deve ficar claro que um grupo maior de 1s elimina mais variveis. Para ser exato, um grupo de dois 1s elimina uma varivel, um grupo de quatro 1s elimina duas variveis, e um grupo de oito 1s elimina trs variveis. Esse princpio ser usado para se obter a expresso lgica simplificada a partir do mapa K que contm qualquer combinao de 1s e 0s.

12

Mtodo do Mapa de Karnaugh

Procedimento para uso do mapa K na simplificao de expresses Booleanas: 1. Construa o mapa K e coloque os 1s nos quadros que correspondem aos 1s na tabela-verdade. Coloque 0s nos demais quadros. 2. Analise o mapa quanto aos 1s adjacentes e agrupe os 1s que no sejam adjacentes e quaisquer outros 1s. Esses so denominados 1s isolados. isolados 3. Em seguida, procure os 1s que so adjacentes a somente um outro 1. Agrupe todo par que contm tal 1. 4. Agrupe qualquer octeto, mesmo que ele contenha alguns 1s que j tenham sido agrupados. 5. Agrupe qualquer quarteto que contenha um ou mais 1s que ainda no tenham sido agrupados, certifique-se de usar o menor nmero de agrupamentos. 6. Agrupe quaisquer pares necessrios para incluir quaisquer 1s que ainda no tenham sido agrupados, certifique-se de usar o menor nmero de agrupamentos. 7. Forme a soma OR de todos os termos gerados por cada grupo.

Mtodo do Mapa de Karnaugh

Exemplo I: A partir do mapa k abaixo, obtenha a expresso simplificada.

0
1

0
2

0
3

1
4

0
5

1
6

1
7

0
8

0
9

1
10

1
11

0
12

0
13

0
14

1
15

0
16

13

Mtodo do Mapa de Karnaugh

Exemplo II: A partir do mapa k abaixo, obtenha a expresso simplificada.

0
1

0
2

1
3

0
4

1
5

1
6

1
7

1
8

1
9

1
10

0
11

0
12

0
13

0
14

0
15

0
16

Mtodo do Mapa de Karnaugh

Exemplo III: A partir do mapa k abaixo, obtenha a expresso simplificada.

0
1

1
2

0
3

0
4

0
5

1
6

1
7

1
8

1
9

1
10

1
11

0
12

0
13

0
14

1
15

0
16

14

Mtodo do Mapa de Karnaugh

Preenchendo o Mapa K a partir da expresso da sada sa
Quando a sada desejada apresentada como uma expresso Booleana em vez de uma tabela-verdade, o mapa K pode ser preenchido usando os seguintes passos: 1. Passe a expresso para a forma de soma-de-produtos caso ela no esteja neste formato. 2. Para cada termo produto da expresso na forma soma-de-produtos, coloque um 1 em cada quadrado do mapa K cuja denominao seja a mesma da combinao das variveis de entrada. Coloque um 0 em todos os outros quadrados.

Mtodo do Mapa de Karnaugh

Preenchendo o Mapa K a partir da expresso da sada sa Exemplo
Use o mapa K para simplificar a expresso:

y = C A B D + D + A BC + D
Soluo: Solu
Multiple o primeiro termo para obter:

y = C A B D + C D + ABC + D

E a expresso simplificada ?????????

15

Mtodo do Mapa de Karnaugh

Preenchendo o Mapa K a partir da expresso da sada sa Exemplo
Use o mapa K para simplificar a expresso:

y = C A B D + D + A BC + D
Soluo: Solu
Expresso simplificada:

y = C + D + AB

Mtodo do Mapa de Karnaugh

Condies de dont-care Condi don care
Alguns circuitos lgicos podem ser projetados de forma que existam certas condies de entrada para as quais no existem nveis de sada especificada normalmente essas condies nunca ocorrero. condi ocorrero Para estas condies de entrada, a sada z no especificada nem como 0 nem como 1, e sim por um x que indica que aquela condio no importa (dont-care). (don care)

Como simplificar a expresso lgica associada com a tabela-verdade ?

16

Mtodo do Mapa de Karnaugh

Condies de dont-care Condi don care
Como no h uma sada especificada para as condies dont-care, o don care projetista est livre para fazer a sada ser 0 ou 1 de forma a obter a expresso mais simple.

Assim, sempre que ocorrerem condies de dont-care temos que decidir qual don x ser alterado para 0 e qual ser alterado para 1 de forma a se obter o melhor agrupamento no mapa k. k

Circuitos Exclusive-OR e Exclusive-NOR

17

Circuitos Exclusive-OR e Exclusive-NOR

OU-Exclusivo (Exclusive-OR) OU(ExclusiveConsidere o circuito lgico mostrado abaixo. Levante a tabela-verdade dele.

Esse circuito produz uma sada em nvel ALTO sempre que duas entradas estiverem em nveis opostos.

Circuitos Exclusive-OR e Exclusive-NOR

OU-Exclusivo (Exclusive-OR) OU(ExclusiveUma porta EX-OR (OU-EXCLUSIVO) tem apenas duas entradas; no existem portas EX-OR de trs ou quatro entradas. Uma forma abreviada algumas vezes usada para indicar uma sada EX-OR :

x = A B
Existem disponveis alguns CIs contendo portas EX-OR, como os seguintes que so chips qudruplos destas portas: 74LS86 74C86 74HC86 - chip qudruplo EX-OR (famlia TTL) - chip qudruplo EX-OR (famlia CMOS) - chip qudruplo EX-OR (CMOS de alta velocidade)

18

Circuitos Exclusive-OR e Exclusive-NOR

NOU-Exclusivo (Exclusive-NOR) NOU(ExclusiveO circuito exclusive-NOR (abreviado EX-OR) opera de forma completamente abreviado EX- OR exclusiveoposta ao circuito EX-OR. O circuito abaixo mostra o EX-NOR.

Circuitos Exclusive-OR e Exclusive-NOR

NOU-Exclusivo (Exclusive-NOR) NOU(ExclusiveO EX-NOR gera uma sada em nvel ALTO se as duas entradas estiverem no mesmo nvel lgico. De forma semelhante exclusive-OR, a exclusive-NOR tambm tem apenas duas entradas e combina essas entradas de forma que a sada seja:

x = AB + AB x = A B

Uma forma abreviada de indicar a expresso de sada de uma porta EX-NOR :

Existem disponveis alguns CIs contendo portas EX-NOR, como os seguintes que so chips qudruplos destas portas: 74LS266 74C266 74HC266 - chip qudruplo EX-NOR (famlia TTL) - chip qudruplo EX-NOR (famlia CMOS) - chip qudruplo EX-NOR (CMOS de alta velocidade)

19

Circuitos Exclusive-OR e Exclusive-NOR

Exemplos de aplicaes para as portas Exclusive-OR e Exclusive-NOR: Circuitos Geradores e Verificadores de Paridade. Circuitos para Habilitar/Desabilitar. Habilitar/Desabilitar

Bibliografia Bsica
Tocci, R. j., Widmer, N. S., Moss, G. L.; Sistemas Digitais - Princpios e Aplicaes 10 Ed, Editora Pearson, 2007. Milos Ercegovac; Tomas Lang; Jaime H. Moreno; Introduo aos Sistemas Digitais, Editora Bookman, 2000.

Material da Disciplina
http://www.dee.ufc.br/~arthurp

20