UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INF01058 Circuitos Digitais para Computao - AP01

Data: 02/04/2012 Professor: Fernando Nascimento Turma: D Alunos: Bruno Lorensi 175151 Otvio Carvalho 180470 Introduo Na aula prtica 02 utilizamos o programa Max Plus para descrever um circuito utilizando portas lgicas e composies com portas lgicas para a formao de blocos, analisando tambm graficamente os sinais de sada desses circuitos de portas lgicas, bem como os seus atrasos de resposta. SX NAND2

Circuito:

Como primeiro passo geramos SX, como uma porta NAND2 composta pelas entradas IA e IB, utilizando uma porta lgica AND2 e um Inversor.

Anlise do Sinal de Sada:

Na anlise do sinal de sada podemos verificar que todas as combinaes so executadas at 80ns e podemos visualizar que ocorre um pequeno atraso na troca de sinal de 01 para 11 aos 65ns de execuo, aproximadamente.

SY SY composta pela negao de SX e uma porta XOR, podendo ser descrita da seguinte forma: SY = (NOT SX) XOR IC.

Circuito:

Acima podemos ver SY, composto pelo bloco gerado atravs de SX, um Inversor e uma porta XOR2, esta ltima recebendo como entrada a negao de SX e IC como entradas.

Anlise do Sinal de Sada:

Podemos ver todas as combinaes de IA, IB e IC sendo realizadas at o tempo decorrido de 160ns e perceber certos atrasos normais na execuo do circuito de portas lgicas, bem como as sadas desejadas de SX e SY.

Composio utilizando SX e SY:

Circuito:

Bloco Padro:

Acima visualizamos o circuito que compe o bloco s_all, que nada mais do que o bloco composto pela respectiva composio de 4 blocos do tipo SXSY encadeados. Onde temos como entrada IA e os arrays de entrada IB[3..0] e IC[3..0], sendo que, depois do primeiro bloco de SXSY, todos os respectivos blocos recebem na entrada IA o sinal de sada SY do bloco anterior.

Anlise do Sinal de Sada:

Acima podemos visualizar as combinaes de entrada, o que se tornaria difcil de fazer a mo, dado o nmero expressivo de entradas e suas combinaes possveis. Podemos ver tambm os sinais de sada em decimal, enquanto IA e Y3 no formato binrio.

Anlise Temporal:

Matriz de atrasos:

Na matriz de atrasos acima, podemos perceber que o melhor caso o atraso de 6ns, apresentado pelas sadas mais prximas do incio do circuito, X0/Y0 e Y1/Y1, por exemplo. Como pior caso temos as sadas dos blocos mais prximos do final do circuito, como X2/Y2 e X3/Y3, que apresentam atrasos de 9.5ns e 9.6ns, respectivamente. O caminho crtico desse circuito o que passa pelo maior nmero de portas lgicas e apresenta o maior atraso, neste caso, como o circuito compe-se do acoplamento em srie dos blocos do tipo SXSY, o caminho crtico o da sada Y3, que apresenta um atraso de 9.5ns/9.6ns.

Concluses Neste laboratrio tivemos a oportunidade de compreender melhor o funcionamento do programa Max Plus, bem como aprender uma maneira interessante de criar e testar circuitos de portas lgicas. Atravs dessa abordagem, podemos nos utilizar de ferramentas mais prticas para o desenvolvimento de circuitos, pois com a utilizao de blocos a criao dos circuitos torna-se muito mais funcional, pois pode-se reutilizar uma lgica previamente estabelecida. Percebemos que a utilizao do Timing Analyzer facilita enormemente a obteno dos atrasos do circuito que, caso tivssemos que fazer mo, teramos que testar unitariamente cada entrada e sada do circuito. De grande valia foi tambm o Waveform Editor, que permite testar o circuito para todas as entradas necessrias, bem como analisar os atrasos nas respostas das portas lgicas.

Nossas maiores dificuldades foram quanto curva de aprendizagem da ferramenta Max Plus, que uma vez superadas tornaram simples a resoluo geral dos exerccios. Acreditamos que a abordagem da tarefa foi interessante por nos proporcionar o aprendizado de uma ferramenta que nos trs todo o necessrio para se desenvolver e testar um circuito de portas lgicas de maneira visual e intuitiva. .