1.- Determinar la suma () y el acarreo siguientes grupos de bits de entrada.

a) 01 c) 10 =1, =1, b) 00 d) 11 =0, =0,

de un semi-sumador para cada uno de los

2.- Un sumador completo tiene cuando A=1 y B=1? =1 y

. Cunto vale la suma () y el acarreo de salida

3.- Se aplica dos nmeros binarios de 4 bits (1101 y 1011) a un sumador en paralelo de 4 bits. El acarreo de entrada es 1. Determine la suma () y el acarreo de salida.

4.- Cantos sumadores 74LS283 se necesitaran para sumar dos nmeros binarios que representan nmeros decimales iguales o inferiores a ? Se requieren de 3 74LS283 ara sumar dos nmeros de 10 bits 5.- Los bits de entrada de un sumador completo sn A=1 y B=0. Determine

6.- Determine el acarreo de salida de un sumador completo cuando

7.- Los nmeros binarios A=1011 y B=1010 se aplica a las entradas de un 74HC85. Determine las salidas. A>B=1 A<B=0 A=B=0 cuando A= 1011 y B=1010 8.- Los nmeros binarios A=11001011 y B= 11010100 se aplican al compa5ador de 8 bits. Determine el estado de los pines de salida 5,8 y 7 en cada uno de los 74 HC85. Comparador de la derecha: pin 7; A<B=1, pin 6; A=B=0, pin 5; A>B=0 Comparador de la izquierda: pin 7; A<B=0, pin 6; A=B=0, pin 5; A>B=1 9.- Un decodificador de 3- lneas a 8- lneas se puede utilizar como decodificador octal a decimal. Cuando se introduce el nmero binario 101 en sus entradas qu lneas de salida se activan? La salida 5 esta activa cuando la entrada se aplica el 101

10.- Cuntos decodificadores 1 de 16 74HC154 son necesarias para decodificar un nmero binario de 6 bits? Se utilizan 4 74HC154 para decodificar un nmero binario de 6 bits 11.- Qu elegiramos para controlar un display de 7- segmentos con ctodo comn, un decodificador / controlador con salidas activas a nivel BAJO o con salidas activas a nivel ALTO? La salida activa a nivel bajo controla el display de diodos led en ctodo comn 12.- Supongamos que a las entradas 2 y 9 se les aplica un nivel ALTO. a) cuando son los estados de las lneas de salida? A1=1, A1=1, A2=0, A3=1 b) Representa esta un cdigo BCD clido? No, no es cdigo bCD vlido c) Cul es la restriccin de la lgica del codificador? Solo se puede estar activado una solo entrada para obtener un salida vlida. 13.- a) Cul es la salida cuando se aplica niveles BAJOS de tensin a los pines 1 y 5 del 74HC147? =0 =1 =1 =1 b)Qu representa esta salida? La salida es 0111, que es el complemento 1000(8)

6.7 1. convertir el numero BCD 10000101 a binario R. 10101012

2. Dibujar el diagrama lgico para convertir a cdigo Gray un numero binario de 8 bits. R. est formado por siete puertas OR-exclusiva 6.8 1. En la figura 6.47, D0=1, D1=0, D2=1, D3=0, S0=1 y S1=0. Cul es la salida? R. La salida es cero 2. Identificar cada dispositivo: (a) 74LS157 (b) 74LS151 b=selector de datos de 8 entradas

R. a=selector de datos cudruple de 2 entradas

3. En las entradas de datos de un 74LS151 se aplican alternativamente niveles BAJOS Y ALTOS, comenzando por D0=0, las lneas de seleccin de datos se secuencian mediante un

contador binario (000, 001,010, etc.) a una frecuencia de 1kHz la entrada de habilitacin esta a nivel BAJO. Descubrir la forma de onda de salida. R. La salida de datos alterna entre u nivel Bajo y ALTO a medida que las entradas de seleccin de datos cambian, secuencialmente, entre los distintos estados binarios. 4. Describir brevemente el propsito de cada uno de los siguientes dispositivos. (a) 74LS157 (b) 74LS47 (c) 74LS139

R. (a) 74LS157: A multiplexar los dos cdigos BCD al codificador de 7 segmentos (b) 74LS47: decodifica el cdigo BCD para excitar el display. (c) 74LS139: activa los displays de 7 segmentos alternativamente. 6.9 1. En general Cmo se puede utilizarse un decodificador como multiplexor? R. Utilizando las lneas de entrada como entradas de seleccin de datos y una lnea de activacin como entrada de datos. 2. El demultiplexor 74HC154 tiene en las lneas de seleccin de datos el cdigo binario 1010 y la lnea de entrada de datos esta a nivel BAJO. cules son los estados de las lneas de salida? R. Las salidas estn todas a nivel ALTO excepto D10, que est a nivel BAJO. 9.10 1. Aadir un bit de paridad par a cada uno de los siguientes cdigos: (a) 110100 (b) 01100011 b) paridad par 001100011

R. a) paridad par 1110100

2.

3.

6.11 1. Define el trmino Glitch. R. Es un pico de tencin de muy corta duracin (Generalmente indeseado) 2. Explicar la principal causa de los glitches en los decodificadores R. Los originan los estados de transicin. 3. Definir el impulso de validacin (strobe) R. consiste en la activacin de un dispositivo durante un periodo de tiempo especificado, mientras al dispositivo no se encuentra en un estado de transicin.