Tcnica y diseo

Simulacin y realizacin de un circuito de control automtico de ganancia (AGC)

Sigfredo Pagel / Fernando Aguado / Fernando Isasi
ETSI de Telecomunicacin. Universidad de Vigo

El circuito que se describe en este artculo es un control automtico de ganancia (AGC) para operar con un receptor de comunicaciones y controlar la ganancia de la etapa de frecuencia intermedia. La configuracin est basada en una idea original de Wes Hayward y Doug DeMaw1 que se ha reformado y actualizado para un adecuado funcionamiento con receptores de HF en AM. Se utiliza una etapa de entrada basada en un FET en configuracin fuente comn acoplado directamente a un BJT en configuracin emisor comn. La configuracin, muy poco descrita en la literatura, presenta buena ganancia para un AGC efectivo y una relativamente baja impedancia de salida, caracterstica sta, especialmente til para el AGC de receptores con modulacin de FM donde la constante de tiempo de ataque debe ser muy pequea. En AM no se requiere una

constante de tiempo tan baja pero disponer de una baja impedancia de salida permite una mayor flexibilidad en el diseo. Se presentarn aqu los clculos bsicos para el diseo y se realizarn las simulaciones complementarias para la realizacin fsica del circuito. El circuito se montar sobre una placa impresa desarrollada con el programa PIA, posteriormente se comentarn los resultados. El diagrama en bloques del presente circuito se describe en la figura 1 y est formado, bsicamente, por un acoplamiento de entrada de la seal que se toma de la ltima etapa de frecuencia intermedia (FI), la etapa de entrada del AGC de acoplamiento directo, un rectificador de AGC, la constante de tiempo de descarga RC y, finalmente, una etapa amplificadora de cc con seguidor de fuen-

te y un amplificador operacional de salida. La tensin de AGC se aplicar a dos etapas de FI. En una futura publicacin se presentar un amplificador de FI, con filtros cermicos y circuitos integrados, susceptible de ser controlado por el presente sistema. La constante de tiempo de ataque depende de la carga del condensador C y de Ro (resistencia de salida de la primera etapa del AGC). Esta constante de tiempo suele tener una duracin de unos cuantos milisegundos. La constante de tiempo de descarga RC es mucho mayor que la de carga (R>>Ro) y se la prefiere entre 200ms y 1s. El circuito realimentado de la figura1 puede estudiarse a lazo abierto si se interrumpe el bucle en el punto X. El diseo comenzar por la etapa de entrada de acoplamiento directo. Etapa de entrada de acoplamiento directo La etapa de entrada estar formada por una estructura combinada entre un FET de canal N en configuracin fuente comn y un BJT tipo PNP en emisor comn, ambos acoplados directamente como se indica en la figura 2. Las condiciones de diseo de este circuito con Rg=50 implican una ganancia de tensin mxima, en alterna, de aproximadamente 100 veces, es decir, unos 40dB y una alimentacin de 12V de continua. El transistor BF245, FET de canal N, admite una corriente de drenaje aceptable, pudiendo trabajar cmodamente con una ID de 8 9 mA en la mitad de su caracterstica. El transistor 2N3906, PNP, es adecuado aunque podra utilizarse cualquier otro equivalente. La idea es polarizar el transistor bipolar (en situacin de mxima ganancia de la etapa, RF=RF_mn) para una corriente de 1 a 2 mA y, de esta manera, evi-

Figura 1. Esquema en bloques

Figura 2. Amplificador de entrada del AGC

Abril 2003

Tcnica y diseo

tar que el sistema se corte para valores menores de ganancia. Para alimentar el drenador (escape como le llaman algunos) del FET se utilizar una inductancia de choque tal que su impedancia en corriente alterna, a la frecuencia de trabajo (455kHz), sea mucho mayor que la resistencia de entrada del transistor BJT (Zch10Ri). Si se estima Ri1kW, un valor adecuado para el choque podra ser Lch3mH. Por otra parte, para una distribucin equitativa de los potenciales sera conveniente que la carga del transistor BJT fuera del orden Rc10R3. Para una carga R c =820 podra adoptarse un valor comercial de R3=82. Para la polarizacin se puede escribir la siguiente ecuacin de equilibrio,

aproximadamente en la mitad de la caracterstica de transferencia (ID=f(Vg)): IDQ=9mA. La tensin de puerta-fuente de reposo mediante la expresin de Schokley vale,

de los sistemas realimentados2, que:

y para valores grandes de Av vale directamente,

Con autopolarizacin el valor de RF_mn viene dado por,

Si se tiene en cuenta una resistencia en corriente continua (medida con un polmetro) del choque de Rch=10 de donde surge un valor comercial de R282 (cabe recordar que se supuso inicialmente ID9mA y IE1.5mA). El valor de RF puede determinarse a partir de la ecuacin de Schokley y las caractersticas del transistor FET BF245C. Polarizacin de la etapa de entrada del AGC De las caractersticas tcnicas del transistor adoptado, el BF245C, se obtiene la corriente de drenador para VGS=0, valor tpico IDSS=16mA. Para la tensin de puerta de estrangulamiento V p el fabricante especifica unos valores con una considerable dispersin (de 0.25V a 8V). En el modelo PSpice se utiliza un valor del orden de Vp=2.75V (Vp=VGSoff), se trabajar entonces con: IDSS=16mA; Vp=2.75V Se fijar la corriente de reposo

Para este valor de RF se obtendra una ganancia aproximada de Av100 con una resistencia RL8k2, sin embargo, la simulacin nos demostrar que la realimentacin negativa deber ser algo ms dbil, especialmente si Rg>>50. Un valor RL12k resulta ms realista. Cabe puntualizar que para impartir una mayor flexibilidad al circuito se instalar posteriormente, en serie con RF_mn, un potencimetro Rpot de unos 2.2k que permitir ajustar el AGC hasta ganancias de 10 veces o menores si se desea, de esta forma RF=RF_mn+Rpot. Simulacin de la etapa de entrada Puede demostrarse, sobre la base

De esta forma, para obtener la ganancia terica deseada de Av100 deber ser RL10 RF. Se ver ahora, a partir de la simulacin, que dicha relacin deber ser, en la realidad, ms conservadora o realista. La simulacin del circuito de la figura 2 para una excitacin Vg de 15mV de pico con Rg=50k permite obtener en la Salida_1 una tensin aproximada de unos 1.8V pap como se muestra en la figura 3. La ganancia de tensin simulada Av es del orden de 60. Con la resistencia de Rg=50 de la figura 2 esta ganancia sera de aproximadamente 100. Resistencia de salida de esta primera etapa La resistencia de salida Rsal de nuestro circuito para mxima ganancia (RF=82) considerando Rc como carga, se indica en la figura 4 y puede determinarse aplicando la expresin aproximada (1.6) (ver Ref. Bibl. 2),
Figura 3. Tensin de salida del amplificador de entrada (Salida_1)

Abril 2003

Tcnica y diseo

Figura 4. Resistencia de salida del circuito, el rectificador y las constantes de tiempo

Figura 5. Simulacin de la carga de C para cuatro valores prximos de la tensin de entrada al AGC

Los valores de gm y se obtuvieron a partir del modelo PSpice de los transistores. Las constantes de tiempo Con modulaciones de AM interesa que la constante de tiempo de ataque (carga del condensador C) no sea menor que un perodo de la

mnima frecuencia de modulacin, digamos 50Hz, es decir, debe ser >20ms para evitar que se produzcan recortes. La experiencia ensea2 que un valor de 50 a 60ms suele ser adecuado. La tensin de carga del condensador C se desarrolla sobre Rc y depende, por una parte, de la resistencia de ataque ser Ro=Rsal//Rc que es del orden de 70, en este caso; por

otra parte, se ha prepolarizado el nodo del diodo detector de AGC con una tensin continua, de manera que la carga de C depende, adems, de dicha tensin continua. Esta prepolarizacin mejora considerablemente la sensibilidad del sistema. Con todas estas variables lo ms sensato es simular el sistema e interaccionar mediante un estudio paramtrico que incluya la prepolarizacin, hasta encontrar un valor adecuado de la constante de tiempo. La simulacin paramtrica (parmetro Vg) realizada en PSpice, figura 5, permiti, despus de varios ajustes, encontrar los valores de C, Cc, R11 y R12 indicados en la figura 4. Se observa en la figura 5 que al cabo de unos 40 ms la carga de C est prcticamente establecida. Ntese tambin, en el eje de las ordenadas, el valor de prepolarizacin del diodo (1.63V). La constante de tiempo de descarga se realiza, en este caso, con una constante de tiempo d=RC=0.5 seg. valor que puede modificarse variando R o C. La etapa de salida del AGC y el circuito final La etapa de salida del AGC que se muestra en la parte enmarcada del circuito completo de la figura 6. Se

Figura 6. Circuito completo del AGC desarrollado

Abril 2003

Tcnica y diseo

tros cermicos y circuitos integrados CA3028. Se observ que la ganancia mxima del AGC llevaba las etapas al corte, de manera que hubo que ajustar la resistencia RF (prevista para ese fin) a valores menores de ganancia. El valor del potencimetro Rpot de 2k2 mostr ser adecuado para cubrir todo el margen del AGC. El circuito se prob tambin con un amplificador de FI de dos

Figura 7. Simulacin de la tensin de AGC a la salida del AO uA741

trata de un amplificador de corriente continua que est formado por un seguidor de fuente basado en un FET BF245C y un amplificador operacional, el uA741, ambos componentes de bajo precio. El terminal negativo de la alimentacin del AO se ha conectado directamente a masa, de esta forma el nivel terico mnimo de salida se encuentra prximo a cero. Se pretende que cuando la seal de entrada al AGC es nula la salida se site prxima a los 9V, la resistencia R7 permite ajustar dicha tensin. El circuito es tan simple que no requiere ms explicaciones. Cabe mencionar que la simulacin se ha efectuado cortocircuitando R5 para evitar que el simulador se desoriente ante la constante de tiempo gratuita R5C5. Se observa en la figura 7 que la excursin de la tensin de AGC para una variacin de entrada Vg de unos 9 mV es unos 6.5 voltios, entre 2.5 y 9 voltios. Esta variacin es adecuada para polarizar las dos etapas de FI de un receptor de onda corta (HF) con lo que se cerrar el lazo de realimen-

tacin del sistema AGC. Cabe comentar que, en estas condiciones, si, por ejemplo, la cadena de RF entre antena y detector fuera de 1000 veces, entonces el sistema de AGC comenzase a actuar con unos 0.5uV, estuviese plenamente accionado para 9.5uV. El potencimetro R 9 permite ajustar manualmente la ganancia de FI, en el caso en que se quiera trabajar con ganancia manual, para ello hay que instalar un conmutator que remueva la alimentacin (desconecte R 4 ) de la etapa de entrada del AGC. La placa impresa Este circuito de AGC estaba originalmente pensado para ocupar parte del amplificador de FI (entrada por la derecha y salida por la izquierda), aqu se ha separado para fines de ilustracin. Puesta en marcha del AGC Se comprob el correcto funcionamiento del circuito con un amplificador de FI de dos etapas con fil-

Figura 8. Vista

etapas y transistores BF240, bajo estas condiciones el control tambin fue satisfactorio, pero la utilizacin de amplificadores diferenciales CA3028 o similares permite una respuesta ms suave. Bibliografa Wes Hayward, and Doug DeMaw-. ARRL-. USA-. 1995. 2 William Gosling-. El Transistor de Efecto de Campo y sus Aplicaciones-. Paraninfo-. Madrid-. 1967. 3 Ulrich L. Rohde, T. T. Bucher-. McGraw-Hill Book Co.-. Usa-. 1999.
1

transparente de la placa impresa

Abril 2003