Tema 15 Procesadores Digitales Parte 2A

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica
Electrnica Digital: Procesadores digitales
ELECTRNICA DIGITAL
Tema 15
PROCESADORES DIGITALES (PARTE 2A)
Arquitecturas Harvard y Von Neumann. Tipos de procesadores digitales
PROCESADORES DIGITALES SECUENCIALES

SISTEMA FSICO DE LA UNIDAD DE CONTROL
UNIDAD DE CONTROL
CTR M1 G C2/1+ Variables de direccin A Variables de control E/S MEMORIA VOLTIL RAM 0 2m - 1 REGISTRO
ARQUITECTURA HARVARD
UNIDAD OPERATIVA
Esquema de un procesador digital secuencial sncrono de arquitectura Harvard cuya unidad de control est implementada con un contador
n 1,2D
MEMORIA NO VOLTIL
MUX k G 0 1 UNIDAD ARITMTICA Y LGICA Datos Resultado 0 2k - 1

UNIDAD DE CONTROL
CTR M1 G C2/1+ Variables de direccin Variables de control E/S MEMORIA VOLTIL RAM 0 A m 2 -1 REGISTRO
ARQUITECTURA HARVARD
UNIDAD OPERATIVA
E1
E2
n 1,2D
MEMORIA NO VOLTIL
E3
E7
E4
MUX k G 0 1 UNIDAD ARITMTICA Y LGICA Datos Resultado 0 2k - 1
E5
E8
E6
E9
Diagrama de estados de la unidad de control de un procesador digital secuencial sncrono de arquitectura Harvard
E 2n

SISTEMA FSICO DE LA UNIDAD DE CONTROL ARQUITECTURA HARVARD
Indicadores (Flags) Bus de direcciones de la memoria de datos UNIDAD OPERATIVA (DATA PATH)
MEMORIA DE DATOS UNIDAD DE CONTROL A RAM
UNIDAD ARITMTICA
Bus de datos
Esquema de bloques bsico de un procesador de arquitectura Harvard

PROCESADOR DE ARQUITECTURA HARVARD
CARACTERSTICAS GENERALES Su unidad de control es un sistema secuencial sncrono que puede ser cableado o programable segn posea un circuito combinacional cableado o programable, respectivamente. Su circuito combinacional suele ser una memoria de instrucciones no voltil EPROM o FLASH que contiene las direcciones de la memoria de datos (RAM). Esto hace que el nmero de bits de las posiciones de la memoria de datos y de la memoria de instrucciones puedan ser diferentes. Poseen dos buses de direcciones diferentes lo cual complica el sistema fsico, sobre todo si el procesador no se coloca en un solo circuito integrado. Reciben el nombre de procesadores de un nivel porque son capaces de realizar una operacin y tomar una decisin en funcin de su resultado en teora en un solo ciclo del generador de impulsos y en la prctica en un mximo de dos. El circuito combinacional de la unidad de control debe ser programable para que el procesador lo sea tambin.

ARQUITECTURA VON NEUMANN
E1 Bsqueda de instrucciones
UNIDAD DE MEMORIA DE INSTRUCCIONES UNIDAD DE MEMORIA DE DATOS UNIDAD DE CONTROL UNIDAD
Datos Resultados
E2
Ejecucin de instrucciones
ARITMTICA Y LGICA GENERADOR DE IMPULSOS
Informacin: Datos o instrucciones Seales de control
Diagrama de estados de la unidad de control
Esquema de bloques
Procesador digital secuencial sncrono de arquitectura Princeton

UNIDAD DE MEMORIA DE DATOS E INSTRUCCIONES UNIDAD DE CONTROL UNIDAD ARITMTICA
Datos Resultados
Y LGICA
Informacin: Datos o instrucciones Seales de control
Esquema de bloques de un procesador digital de arquitectura Princeton

Bus de direccin

UNIDAD DE CONTROL
MEMORIA ACTIVA (DATOS)
MEMORIA PASIVA (INSTRUCCIONES)
Bus de datos
REGISTRO ACUMULADOR UNIDAD
Resultados
Datos externos
ARITMTICA Y LGICA
Informacin: Datos o instrucciones Seales de seleccin (direccin) y de control
Esquema de bloques de un procesador digital de arquitectura Princeton con memoria de datos y memoria de instrucciones separadas

MEMORIA DE INSTRUCCIONES
REGISTRO DE INSTRUCCIN
UNIDAD DE CONTROL
RAM
A R/W C G1 C2
Instrucciones 1,2D
Cdigo de operacin
CONTADOR DE PROGRAMA
Puesta en estado inicial R CTR G3 M1 C2/1,3+ Direccin de la instruccin
Direccin
1,2D
Esquema bsico de la unidad de control de un procesador digital de arquitectura Princeton

G
Seales de control de la Unidad Operativa A la Unidad Operativa
CONTADOR DE CICLOS DE LA INSTRUCCIN
PALABRA DE ESTADO (PSW)

G1
CTR
C C2
CIRCUITO
A las entradas de control C2
COMBINACIONAL
1,2D

Bus de direccin
REGISTRO DE INSTRUCCIN
Al circuito combinacional G1 EN3 C2 Al circuito combinacional Cdigo de operacin
CONTADOR DE PROGRAMA
G3 CTR EN4 M1 C2/1,3+
MEMORIA ACTIVA
3 R/W CE EN
MEMORIA PASIVA (RPROM) (NO VOLTIL)

EN
(RAM) (VOLTIL) (DATOS)
(INSTRUCCIONES)
REGISTRO ACUMULADOR
G1
Bus de datos
1,2D 3
Direccin 1,2D 4 C2 Al circuito combinacional
Seleccin operacin EN UAL
UNIDAD ARITMTICA
EN Y LGICA
Resultados Datos externos (Puertos de salida) (Puertos de entrada)
(UAL)
Instrucciones/Datos 1,2D
CONTADOR DE CICLOS DE LA INSTRUCCIN

G C G1 Al registro de instruccin Al registro contador de programa Indicadores (Flags)
CTR
CIRCUITO
A las entradas de control C2
COMBINACIONAL
EN3 G3 EN4 M1
PALABRA DE ESTADO
G1
Seleccin operacin EN UAL
A la unidad aritmtica y lgica
C2
Esquema bsico de un procesador digital de arquitectura Princeton
1,2D
UNIDAD DE CONTROL

Bus de datos
UNIDAD DE CONTROL
UNIDAD DE ARITMTICA Y LGICA
Bus de direcciones y seales de control
UNIDAD CENTRAL DE PROCESO
Informacin: Datos o instrucciones Bus de direcciones y seales de control
Unidad central de proceso [Central Processing Unit (CPU)]

Bus de datos
UNIDAD DE MEMORIA DE ACCESO ALEATORIO
Bus de direcciones y seales de control G Informacin: Datos o instrucciones Bus de direcciones y seales de control
Esquema de bloques de un procesador digital de arquitectura Princeton

PROCESADOR DE ARQUITECTURA PRINCETON
CARACTERSTICAS GENERALES
Su unidad de control es un sistema secuencial sncrono que posee solamente dos estados (estado de bsqueda y estado de ejecucin de instrucciones) lo cual permite que la memoria activa de datos (RAM) y la memoria de instrucciones (EPROM, flash) se comuniquen con la unidad de control a travs de un bus nico. Esto hace que el nmero de bits de las posiciones de la memoria de datos y de la memoria de instrucciones sean idnticos. Poseen un bus de direcciones nico para la memoria de datos y la memoria de instrucciones lo cual simplifica el sistema fsico. Reciben la denominacin de procesadores de dos niveles porque primero buscan la instruccin y a continuacin la ejecutan en instantes de tiempo diferentes. Por ello necesitan como mnimo cuatro ciclos del generador de impulsos para realizar una operacin (dos para el ciclo de bsqueda y otros dos para el ciclo de ejecucin) y tomar una decisin en funcin del resultado obtenido. Esto hace que sean bsicamente ms lentos que los que utilizan la arquitectura Harvard. Son programables aunque el circuito combinacional de la unidad de control sea cableado y fueron los primeros en ser diseados y fabricados. Esta fue una idea genial en 1946.

PERIFRICOS
Subsistemas externos al procesador que suministran o reciben datos de l. Se caracterizan por: Suministran o deben recibir la informacin en un cdigo diferente del binario natural, el BCD natural o el ASCII, en los que procesador realiza sus operaciones. Por ejemplo una pantalla alfanumrica visualiza la informacin alfanumrica en un cdigo de 5 x 7 puntos y el computador la proporciona en el cdigo ASCII. Muchas veces necesitan que se les proporcione peridicamente la informacin a una velocidad determinada, en el caso de un perifrico de salida, o la proporcionan en cualquier instante, de forma asncrona en relacin con el generador de impulsos del procesador.

CIRCUITO DE INTERFAZ
Circuito que acopla el perifrico al procesador digital. Suele recibir el nombre de interfaz (Interface) porque tiene dos caras, una que mira al procesador y otra que mira al perifrico. Adems, en la mayora de los casos, a un procesador hay que acoplarle ms de un perifrico. TAREAS QUE EJECUTA Adapta el formato de la informacin del computador al perifrico y viceversa. Almacena temporalmente la informacin en un formato distinto al que utiliza el procesador. Sincroniza entre s el computador y el perifrico. Lleva a cabo un determinado proceso de informacin para descargar a la unidad de control de esa tarea. Un ejemplo tpico es un circuito temporizador/contador.

TAREAS QUE EJECUTA Ejecuta las acciones necesarias para que se realice la entrada/salida de informacin, como hacen por ejemplo los puertos de entrada/salida (serie o paralelo) o un puerto de conexin a una red de control industrial. Controla los instantes en los que se producen las transferencias de la informacin, como hace por ejemplo un controlador de interrupciones o un controlador de acceso directo a memoria o DMA (Direct Acces Memory). Ejecuta funciones especiales, como por ejemplo las que realizan un circuito de vigilancia o perro guardin (Watch-dog) y un circuito de control de modos de bajo consumo.

Indicadores (Flags) Bus de direcciones de la memoria de datos UNIDAD OPERATIVA
MEMORIA DE DATOS UNIDAD DE CONTROL A RAM
CIRCUITOS DE INTERFAZ
UNIDAD ARITMTICA
Bus de datos
INTERFAZ 1 (INTERFACE) PERIFRICO 1
Bus de direcciones
Interfaces de acoplamiento con perifricos de un procesador de arquitectura Harvard
INTERFAZ N (INTERFACE) PERIFRICO N

Bus de datos
UNIDAD CENTRAL DE PROCESO UNIDAD DE MEMORIA DE ACCESO ALEATORIO
CIRCUITOS DE INTERFAZ
INTERFAZ 1 PERIFRICO 1 (INTERFACE)
Bus de direcciones
Interfaces de acoplamiento con perifricos de un procesador de arquitectura Von Neumann

Bus de datos
PROCESADOR DIGITAL
Bus de direcciones Seal de control INTERFAZ
A otros perifricos
CIRCUITO DE SELECCIN DE PERIFRICO
CIRCUITO DE INTERFAZ PERIFRICO
Seal de transferencia
Esquema de bloques del circuito de interfaz entre un procesador y un perifrico

Bus de datos
PROCESADOR DIGITAL
Bus de direcciones Seal de control INTERFAZ

DECODIF. X/Y 0 1 2 n-1 G 2n-1 0 1 2 CIRCUITO DE
A otros perifricos
PERIFRICO INTERFAZ
A otros circuitos de interfaz
Esquema de bloques de la diapositiva anterior con el circuito de seleccin realizado con un decodificador

CONCEPTOS ASOCIADOS Todos los circuitos de interfaz estn asociados a dos conceptos interrelacionados que son: - La forma de realizar la transferencia de informacin -La forma de controlar la transferencia de informacin

FORMA DE REALIZAR LA TRANSFERENCIA DE INFORMACIN
Transferencia de informacin en paralelo Se caracteriza por recibir la informacin en paralelo (perifricos de salida) o proporcionarla en paralelo (perifricos de entrada) a travs del bus de datos del procesador. Se utiliza cuando el perifrico esta situado cerca del procesador y se quiere hacer la transferencia a la mxima velocidad posible. En este caso el circuito de interfaz recibe el nombre de puerto paralelo (Parallel port). Transferencia de informacin en serie Se caracteriza porque la informacin se transfiere a travs de un nico canal de comunicacin. Para ello el interfaz debe realizar la tarea de comunicar en serie el procesador con el perifrico y por ello se le suele denominar puerto serie (Serial port). Se utiliza cuando el perifrico est situado a una distancia elevada del procesador y tambin cuando se quiere simplificar la conexin entre el perifrico y el procesador de lo que es un ejemplo la conexin o bus USB.

FORMA DE REALIZAR LA TRANSFERENCIA DE INFORMACIN PUERTO DE SALIDA EN PARALELO
Bus de datos
PROCESADOR DIGITAL
Bus de direcciones Seal de control PUERTO DE SALIDA EN PARALELO

DECODIF. X/Y 0 1 2 n-1 0 1 2 Impulso de transferencia REGISTRO (BUFFER) C
A otros perifricos
Al perifrico
G 2n-1
Esquema de bloques de un puerto de salida en paralelo

Bus de datos
8 n PUERTO DE SALIDA EN PARALELO

DECODIF.
PROCESADOR DIGITAL
Bus de direcciones
A otros perifricos
Seal de control
0 1 2 n-1 G
X/Y 0 1 2
Impulso de transferencia
REGISTRO (BUFFER) C
PUERTO DE SALIDA EN PARALELO
8
2n-1
PERIFRICO VISUALIZADOR ESTTICO

+V BCD/7SEG 1 2 4 8 a b c d e f g +V BCD/7SEG 1 2 4 8 a b c d e f g R R
Ejemplo de aplicacin de un puerto de salida en paralelo que conecta un procesador digital y un visualizador esttico

PUERTO DE ENTRADA EN PARALELO
Bus de datos
PROCESADOR DIGITAL
8 n A otros perifricos
Bus de direcciones Seal de control de entrada
DECODIF. X/Y 0 1 2 n-1 G 2n-1 0 1 2
A otros circuitos de interfaz 4 4
EN
EN
EN
EN
EN
EN
Al perifrico
Al perifrico
Esquema de un puerto de entrada en paralelo
EN
EN

Bus de datos
PROCESADOR DIGITAL
8 n 8 PUERTO DE ENTRADA EN PARALELO

EN DECODIF. X/Y 0 1 2 n-1 G 2n-1 0 1 2 1
A otros perifricos
Al perifrico
Esquema simplificado de un puerto de entrada en paralelo
Bus de datos
PROCESADOR DIGITAL
8 n 8 PUERTO DE ENTRADA
DECODIF. X/Y 0 1 2 n-1 G 2n-1 0 1 2
A otros perifricos

PUERTO SERIE
Bus de datos
PROCESADOR DIGITAL
Bus de direcciones Seal de control PUERTO SERIE
A otros perifricos
CIRCUITO DE SELECCIN DE PERIFRICO PROCESADOR DE COMUNICACIONES C1
1D
Canal de comunicaciones
PROCESADOR DE PERIFRICO COMUNICACIONES
Esquema de bloques de un puerto serie de un procesador digital

FORMA DE CONTROLAR LA TRANSFERENCIA DE INFORMACIN
CONTROL POR PARO O CONSULTA
Bus de datos
PROCESADOR DIGITAL
8 n
PUERTO DE ENTRADA PARALELO ACOPLADO POR PARO O CONSULTA
1 1
Bus de direcciones Seal de control
A otros perifricos 8
EN
CIRCUITO DE SELECCIN DE
1D
8
C R
PERIFRICO 1
PERIFRICO
Acoplamiento en paralelo por paro o por consulta de un perifrico a un procesador
EN

FORMA DE CONTROLAR LA TRANSFERENCIA DE INFORMACIN
CONTROL POR INTERRUPCIN
Bus de datos
PROCESADOR DIGITAL
Bus de direcciones Seal de control

PUERTO SERIE ACOPLADO POR INTERRUPCIN
A otros perifricos
CIRCUITO DE SELECCIN DE PERIFRICO PROCESADOR DE COMUNICACIONES C1
1D
Canal de comunicaciones
CIRCUITO DE CONTROL DE INTERRUPCIONES
Seal de control A otros perifricos acoplados por interrupcin
Ejemplo de acoplamiento de un procesador de comunicaciones por interrupcin
PROCESADORES DIGITALES SECUENCIALES SNCRONOS PROGRAMABLES

Sistemas capaces de procesar informacin representada mediante seales digitales y modificar dicho proceso sin ms que cambiar el contenido de una memoria de acceso aleatorio, lo que permite su utilizacin en campos de aplicacin muy diversos que exigen prestaciones distintas al procesador. CLASIFICACIN - Computadores de aplicacin general. - Microcontroladores. - Autmatas Programables. - Procesadores digitales de seales. - Procesadores digitales configurables.

COMPUTADOR DE APLICACIN GENERAL
Procesador digital secuencial sncrono programable de arquitectura Von Neumann que es capaz de realizar eficazmente, bajo el control de un conjunto de instrucciones situadas en una memoria de acceso aleatorio, diferentes procesos de clculo que van desde complejas simulaciones en diversas reas de investigacin cientfica, herramientas para aplicaciones tcnicas como diseo grfico y tareas de gestin (Business applications). La utilizacin de los computadores en campos tan diversos estimul la bsqueda de la elevacin de sus prestaciones (Performance) a partir de las del procesador bsico de arquitectura Von Neumann, lo que hizo necesaria la elevacin de la complejidad de su sistema fsico, que solo fue posible gracias al desarrollo de la Microelectrnica.

PRINCIPALES CONCEPTOS Generalizacin de la utilizacin de las unidades operativas con capacidad para realizar operaciones con nmeros representados en coma flotante (Numerical Coprocessors). Segmentacin de las funciones aritmticas (Pipelining of Arithmetic Functions) Almacenamiento de instrucciones en una memoria secuencial (Instruction buffering) y solapamiento de la ejecucin de las instrucciones (Instruction pipelining). Utilizacin de una o ms memorias ocultas (Cache memories). Procesadores superescalares (Superscalar processing). Ubicacin automtica de perifricos (Plug & Play).

Bus de datos
UNIDAD CENTRAL DE UNIDAD DE MEMORIA DE ACCESO ALEATORIO
Bus de direcciones
COPROCESADOR
PROCESO
Seales de control
COPROCESADOR
Esquema de bloques de un computador con coprocesador incorporado

ALMACENAMIENTO DE INSTRUCCIONES EN UNA MEMORIA SECUENCIAL (INSTRUCTION BUFFERING)
RAM FIFO
Salida de instrucciones
UNIDAD DE GES TIN DE MEMORIA
Esquema bsico de la utilizacin de una memoria cola (FIFO) para solapar la bsqueda y la ejecucin de las instrucciones

MEMORIA OCULTA (CACHE MEMORY) Memoria oculta (CACHE)
Memoria principal RAM
Esquema de bloques bsico de un computador que posee una memoria oculta (Cache)

MEMORIA OCULTA (CACHE MEMORY)
MEMORIA OCULTA
Memoria asociativa
Direccin UNIDAD CENTRAL DE PROCESO Direccin Seales de control
CAM Memoria RAM oculta RAM
Esquema de bloques bsico de una memoria oculta implementada con una memoria asociativa

UBICACIN AUTOMTICA DE PERIFRICOS
(PLUG & PLAY)
Bus de datos
UNIDAD CENTRAL DE PROCESO UNIDAD DE
Bus de direcciones
MEMORIA DE ACCESO ALEATORIO
INTERFAZ N
PROCESADOR DE COMUNICACIONES USB
COMUNICACIONES USB
PROCESADOR DE
Microcomputador con interfaz USB incorporada
Seales de control
(INTERFACE)
PERIFRICO N
PERIFRICO USB

UBICACIN AUTOMTICA DE PERIFRICOS (PLUG & PLAY)
Bus de datos
UNIDAD CENTRAL DE PROCESO UNIDAD DE MEMORIA DE ACCESO ALEATORIO
Bus de direcciones
Seales de control
Bus de direcciones
INTERFAZ N PERIFRICO N (INTERFACE)

PERIFRICO CON PROCESADOR USB 1 PROCESADOR DE COMUNICACIONES USB
Esquema de bloques de un microcomputador con puerto USB y concentrador (Hub) que gestiona varias comunicaciones USB con otros tantos perifricos
CONCENTRADOR (HUB) USB

PERIFRICO CON PROCESADOR USB N
Televisor
Microondas
Microcontrolador
Impresora

MICROCONTROLADORES
Bus de datos
PROCESADOR DIGITAL
Bus de direcciones INTERFAZ
A otros perifricos
Terminal de salida
DECODIFICADOR DE DIRECCIONES
CS
CERROJO 1 LE
Seal de escritura (WR)
Diagrama de bloques bsico de un bit de un puerto paralelo de salida

MICROCONTROLADORES
Bus de datos
PROCESADOR DIGITAL
A otros perifricos
DECODIFICADOR DE POSICIONES
CS
Seal de lectura (RD)
Terminal de entrada
Diagrama de bloques bsico de un bit de un puerto paralelo de entrada
EN

MICROCONTROLADORES
Bus de datos
PROCESADOR DIGITAL

1
A otros perifricos
Seales de control de entrada y salida
EN
Al perifrico
Diagrama de bloques bsico de un puerto paralelo de entrada/salida

MICROCONTROLADORES
Bus de datos Bus de direcciones
PROCESADOR
A otros perifricos 8 8
REGISTRO DE SALIDA C1
DIGITAL
INTERFAZ
EN
C1 CIRCUITO DE SELECCIN DE PERIFRICO 1D
8
1D
&
&
EN
REGISTRO DE SENTIDO
8
1
& EN
& EN
Diagrama de bloques bsico de un puerto paralelo bidireccional

MICROCONTROLADORES
Bus de datos Bus de direcciones
PROCESADOR
A otros perifricos 8 8
DIGITAL
INTERFAZ
C R
+V
8
1D
Diagrama de bloques bsico de un puerto paralelo cuasibidireccional
EN
REGISTRO DE SALIDA

MICROCONTROLADORES
Conector de expansin Bus de expansin RB7_P Comunicacin va USB RB7 RB7_U Interfaz USB (PIC 16C745) RB6_U Circuito de control RB6 MCLR/Vpp Zcalos para microcontroladores PIC 16F84 y 16F87x RB6_P n m Amplificadores (Drivers) m m Perifricos internos
RB4 RB5 2 13VCC 5VCC Puesta a cero
12VCA 15VCC
Fuente de Alimentacin
13VCC 5VCC
5VCC m = n + RB6_P + RB7_P + masa + 5VCC
Placa SiDePIC-USB de desarrollo de sistemas electrnicos basados en un microcontrolador
PROCESADORES DIGITALES SECUENCIALES SNCRONOS PROGRAMABLES MICROCONTROLADORES
Fotografa de la placa SiDePIC-USB

Tema 15 Procesadores Digitales Parte 2A

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Tema 15 Procesadores Digitales Parte 2A

Uploaded by

Copyright:

Available Formats

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

MUX k G 0 1 UNIDAD ARITMTICA Y LGICA Datos Resultado 0 2k - 1

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

Esquema de bloques bsico de un procesador de arquitectura Harvard

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

ARITMTICA Y LGICA GENERADOR DE IMPULSOS

Informacin: Datos o instrucciones Seales de control

Diagrama de estados de la unidad de control

Procesador digital secuencial sncrono de arquitectura Princeton

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

Informacin: Datos o instrucciones Seales de control

Esquema de bloques de un procesador digital de arquitectura Princeton

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

ARQUITECTURA VON NEUMANN

MEMORIA ACTIVA (DATOS)

MEMORIA PASIVA (INSTRUCCIONES)

Informacin: Datos o instrucciones Seales de seleccin (direccin) y de control

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

Esquema bsico de la unidad de control de un procesador digital de arquitectura Princeton

Seales de control de la Unidad Operativa A la Unidad Operativa

CONTADOR DE CICLOS DE LA INSTRUCCIN

PALABRA DE ESTADO (PSW)

A las entradas de control C2

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

MEMORIA PASIVA (RPROM) (NO VOLTIL)

(RAM) (VOLTIL) (DATOS)

Direccin 1,2D 4 C2 Al circuito combinacional

Seleccin operacin EN UAL

Resultados Datos externos (Puertos de salida) (Puertos de entrada)

CONTADOR DE CICLOS DE LA INSTRUCCIN

ARQUITECTURA VON NEUMANN

A las entradas de control C2

Seleccin operacin EN UAL

A la unidad aritmtica y lgica

Esquema bsico de un procesador digital de arquitectura Princeton

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Procesadores digitales

PROCESADORES DIGITALES SECUENCIALES

UNIDAD DE ARITMTICA Y LGICA

Bus de direcciones y seales de control

UNIDAD CENTRAL DE PROCESO

Informacin: Datos o instrucciones Bus de direcciones y seales de control