332
4, OCTOBER 2005
Circuito de Manejo de Compuerta de Bajo
Costo para MOSFET e IGBT
G. Ceglia, V. Guzmán, M. I. Giménez, J. Walter
 especialmente en situaciones de sobrecorriente.
Resumen-- Este trabajo presenta el diseño y construcción de
un circuito de manejo de compuerta de bajo costo y de propósitos
generales para dispositivos electrónicos de potencia de
compuerta aislada, tales como MOSFET e IGBT. Se ilustra en
detalle la construcción de dicho circuito de manejo de compuerta
y se presentan los resultados y formas de onda de las pruebas
realizadas con un circuito troceador con IGBT controlado
mediante el circuito de manejo de compuerta prototipo.
Palabras clave: Circuito de disparo, circuito actuador,
IGBT, MOSFET.
Abstract--This work presents the design and implementation
of a general purpose low cost drive circuit for insulated gate
electronic power devices such as MOSFET and IGBT. The
proposed drive circuit implementation is explained in detail and
the results and waveforms obtained when the drive circuit is used
in a chopper circuit with IGBT are presented.
Keywords: Drive circuit, IGBT, MOSFET.
I. INTRODUCCIÓN
En todo sistema electrónico de control de potencia se
requieren circuitos especializados para controlar la actuación
de los dispositivos conmutadores de potencia [1]. Estos
circuitos de manejo de compuerta (drivers), deben cumplir las
siguientes funciones básicas:
1- Proporcionar aislamiento entre los circuitos de control y
los altos niveles de tensión y corriente manejados por los
dispositivos electrónicos de control de potencia.
2- Generar las formas de onda de voltaje y corriente
necesarias para que los dispositivos de potencia operen hasta
en las condiciones máximas de voltaje y corriente definidas
por el fabricante.
3- Proporcionar protección local contra fallas,
Manuscrito enviado el 15 de febrero, 2005. Este trabajo ha sido realizado
en el Grupo de Sistemas Industriales y Electrónica de Potencia, con el apoyo
del Decanato de Investigación y Desarrollo, Universidad Simón Bolívar.
Gerardo Ceglia es profesor del Dpto. Electrónica, Universidad Simón
Bolívar, Caracas 1080-A, Venezuela (phone: 58-212-9063682, fax: 58-212-
9063631, e-mail: gceglia@usb.ve).
Víctor Guzmán es profesor titular del Depto. Electrónica, Universidad
Simón Bolívar, Caracas 1080-A, Venezuela (phone: 58-212-9063676, fax: 58-
212-9063631, e-mail: vguzman@usb.ve.).
María I. Giménez es profesora titular del Depto. Electrónica, Universidad
Simón Bolívar, Caracas 1080-A, Venezuela (e-mail: mgimenez@usb.ve).
Julio Walter es profesor del Depto. Electrónica, Universidad Simón
Bolívar, Caracas 1080-A, Venezuela (e-mail: jwalter@usb.ve).
IEEE LATIN AMERICA TRANSACTIONS, VOL. 3, NO.
Adicionalmente, es imprescindible que estos circuitos
estén incluidos en un circuito impreso que contenga también
todas las fuentes de alimentación y los componentes de
interfaz necesarios, para minimizar las inductancias y
capacidades parásitas y facilitar el armado del sistema de
potencia.
Para cumplir los objetivos arriba descritos, se han
propuesto una serie de soluciones [2, 3], algunas de las cuales
se ofrecen ya como productos comerciales completamente
integrados, tales como los de las compañías Concept [4] y
Powerex [5]. El problema de estas soluciones es su alto costo,
lo que hace su uso económicamente poco eficiente en circuitos
de potencias bajas y medias.
Otros fabricantes, como I.R. y H.P., ofrecen circuitos
integrados que contienen algunas de las funciones básicas de
un circuito de manejo de compuerta; estos integrados son
económicos pero no pueden ser conectados directamente a los
dispositivos de potencia. Es necesario construir fuentes de
tensión de alimentación independientes con aislamiento de
tierra y proporcionar las funciones faltantes de protección o de
interfaz aislada con el controlador.
En cuanto a las soluciones discretas propuestas, el
problema es su complejidad cuando se implementan todas las
funciones en una sola tarjeta. Un elemento difícil de incluir es
el transformador requerido por el conjunto de fuentes aisladas
que se necesitan en el circuito de manejo de compuerta
genérico.
El transformador presentado en [2] se construye en el
mismo circuito impreso. Esto reduce el número de
componentes discretos a insertar en la tarjeta, pero es una
solución que difícilmente se puede generalizar, dada la
complejidad del diseño del transformador y su pobre
coeficiente de acople magnético. En [3] se propone un circuito
de manejo de compuerta que asegura la conmutación del
dispositivo de potencia bajo una secuencia de pulsos bien
sincronizados, colocado en la compuerta del dispositivo. El
inconveniente principal de esta aproximación es que el
algoritmo de control debe estar en concordancia con estos
pulsos, lo que lo hace inútil como solución de uso general.
En este trabajo se presenta un diseño basado en el uso de
circuitos integrados de mediano nivel de complejidad,
complementados con otros circuitos de propósitos generales
para sintetizar las demás funciones. El circuito de manejo de
compuerta genérico para IGBT así diseñado tiene las
siguientes características:
CEGLIA et al.: LOW COST GATE DRIVE CIRCUIT FOR
1- Bajo costo.
2- Protección contra corto circuito en la carga del disposi-
tivo controlado con conmutación suave.
3- Capacidad de aislamiento para alto dv/dt.
4- Utilidad para propósitos generales (componentes discre-
tos o integrados en módulos de 2 dispositivos).
5- Fácil operación y modificación.
6- Facilidad de prueba para verificación de
funcionamiento.
7- Fácilmente adaptable a operar en un sistema con micro-
procesadores.
I. CONSIDERACIONES SOBRE EL PROCESO DE
CARGA DE LA COMPUERTA DEL IGBT.
El IGBT es un dispositivo de potencia que puede ser
modelado por dos componentes discretos fundamentales: un
MOSFET de canal N en la entrada y un transistor PNP en la
salida [6]. La Fig. 1 muestra el circuito de prueba básico de
carga de compuerta y la Fig. 2 muestra las curvas de carga
simplificadas correspondientes con corriente constante [3, 7].
En el circuito base de prueba se considera nula la inductancia
parásita del cableado.
+VDD
IC D
c t
CCG
RG G A partir de t2, no hay consumo de carga por parte de la
VIN CGE
E La excursión del voltaje de colector durante el período t2 – t3
Fig. 1. Circuito básico de prueba de carga de compuerta.
En la Fig. 2, para el tiempo anterior a to, el IGBT soporta
toda la tensión VDD entre sus terminales de colector y emisor,
y tanto la tensión de compuerta como la corriente de colector
son cero. En t0 se inicia el proceso de encendido, por lo que en
t0+ la capacidad compuerta-emisor, CGE, comienza a cargarse,
y la tensión compuerta-emisor (la cual está impuesta por la
capacidad CGE) comienza a crecer. La corriente de colector no
fluye hasta que la tensión de compuerta-emisor no alcance el
voltaje de umbral, VG(th). En este intervalo la tensión entre los
terminales de salida del IGBT es igual a la tensión máxima del
circuito, VDD; y el potencial entre los terminales de la
capacidad compuerta–colector CGC, es constante; el cambio de
333
tensión en esta capacidad es insignificante comparado con el
cambio de tensión entre los terminales de la capacidad CGE
(Fig. 1). El período t0 – t1 es el tiempo necesario para
acumular la carga QGE en la capacidad CGE
En t2, la corriente de colector alcanza el valor de IC, y el
diodo de libre conducción conmuta al estado de apagado. La
corriente de colector, forzada por el circuito de carga,
permanece constante y el voltaje de colector empieza a
decrecer.
Dado que la tensión de compuerta está indisolublemente
relacionada con la corriente de colector por las características
de transferencia intrínsecas del IGBT (región activa), la
tensión de compuerta es ahora constante, ya que la corriente
de colector es constante, forzada por el circuito.
VGE Tensión VGE
VG(th)
t
t0 t1 t2 t3 t4
VDD
Voltaje
Colector Corriente
Colector
IC
Fig. 2. Curvas básicas de carga de compuerta.
capacidad CGE, ya que la tensión de compuerta permanece
constante. La corriente entrante a la compuerta se desvía a la
“capacidad de Miller”, CCG, contribuyendo ahora
exclusivamente a descargar dicha capacidad (efecto “Miller”).
es relativamente larga y el total de carga entregada a la
“capacidad Miller” es alta. Durante esta fase, la capacidad de
entrada se considera infinita, ya que la tensión de entrada
permanece constante a pesar de que el circuito de control de
compuerta entrega corriente a la compuerta. Esto se debe a la
reducción de la tensión de colector causada por un aumento en
la capacidad CCG.
En t3 el efecto “Miller” termina, y la tensión de colector cae
a un valor igual a la tensión de saturación del IGBT (en un
MOSFET esta tensión esta determinada por ID x RDS(ON)). El
período t2 – t3 representa es el tiempo necesario para acumular
la carga QCG en la “capacidad de Miller” CCG. La carga total
acumulada hasta el instante t3 es la carga requerida para
conmutar la tensión VDD y la corriente IC.
En t4 la tensión de compuerta alcanza su valor final, por lo
que concluye el proceso de conmutación.
334 IEEE LATIN AMERICA TRANSACTIONS, VOL. 3, NO. 4, OCTOBER 2005

Del análisis de las formas de onda de la Fig. 2 se pueden flotantes; el circuito debe generar dos sistemas de fuentes
sacar las siguientes conclusiones: aisladas entre sí. La forma más eficiente de lograr esto es
La pendiente de la corriente de colector está relacionada mediante un conversor dc/dc con transformador. Para reducir
con la carga presente en la compuerta del transistor en la al mínimo el número de componentes, se decidió emplear
primera pendiente del voltaje de compuerta mediante la componentes integrados en el diseño del conversor dc/dc.
siguiente ecuación:
dI C g m I G C. Descripción general.
# (1) La Fig. 3 muestra el diagrama en bloques del circuito de
dt C ISS control de compuerta propuesto, compuesto por:
donde gm es la transconductancia, CISS es la capacidad de 1- Reloj maestro (Astable).
entrada definida como: C ISS CGE  CCG y IG es la 2- Puente H y diodos de limitación de tensión (BR1).
corriente de carga de la capacidad de entrada CGE . 3- Transformador de aislamiento.
Durante la pendiente de la conmutación de encendido, la 4- Rectificador BR2.
tensión de colector esta relacionada con la carga que entra a la 5- Filtro.
compuerta del transistor (mientras ocurre el efecto Miller) 6- Circuito de control de disparo y protección.
según: 7- Activación de las resistencias de encendido y apagado.
8- Protección contra sobretensión en compuerta.
9- Dispositivo controlado (externo al circuito)
dVCE IG
( primera _ pendiente) (2a) 10- Carga.
dt CCG (1)
Vin Fault
dVCE IG VDC +Va -Va

( segunda _ pendiente) (2b) BR1 BR2

dt CCG ( 2 ) VCC
. . .

Puente H
Circuito
1 3
. . de
Astable manejo .
La corriente de compuerta puede ser controlada por la 2 4
comer- OUT
. .
cial
resistencia de compuerta, RG. De esta manera se llega a un . . .

compromiso entre dos metas importantes: reducir el consumo (1)

de potencia, lo cual requiere un valor de RG bajo y mantener (2) (3) (4) (5) (6)
un nivel tolerable de generación de interferencia +V
. +Vbar
A
electromagnética (EMI), lo que requiere una RG alta. .
. .
Q1 RG(on)
.
OUT RB
.
III. CIRCUITO PROPUESTO Q2 RG(off) . .

A. Objetivos a cumplir.
-Proporcionar aislamiento galvánico entre el circuito de
control central y la etapa de potencia.
-Generar las fuentes flotantes necesarias para manejar dos
dispositivos de potencia conectados en configuración
inversora.
-Sintetizar una señal óptima de manejo de compuerta, tal
como se presentó en II.
-Proporcionar protección de sobrecorriente.
-Informar al control central de condiciones de sobrecorriente.
-Ocupar el menor tamaño y tener el menor costo posibles.
B. Filosofía de diseño.
Para reducir la complejidad de un circuito de manejo de
compuerta para IGBTs / MOSFETs, sin sacrificar precisión en
la señal de control de la compuerta, es conveniente utilizar al
máximo las funciones proporcionadas por circuitos integrados
existentes en el mercado, convenientemente modificadas con
circuitos externos.
Dado que el circuito debe ser capaz de manejar dos
dispositivos de potencia conectados en configuración puente,
las dos señales de manejo de compuerta a generar deben ser
.
. -V
A
(7) (8) (9) (10)
Fig. 3. Diagrama en bloques del circuito de manejo de compuerta propuesto.
D. Conformación de los pulsos de disparo:
Las etapas 6, 7 y 8 se encargan de generar los pulsos de
control de compuerta en forma segura.
La etapa 6, constituida por el circuito integrado (C.I.)
HP316J [8], señalado en la Fig. 3 como “circuito de manejo
comercial”, cumple las siguientes funciones:
-Proporciona aislamiento galvánico entre las etapas de
control que generan la señal de demanda de encendido, Vin, y
el resto del circuito de disparo.
-Conforma los pulsos de disparo, proporcionando el perfil
voltaje/tiempo deseado.
-Supervisa, mediante un diodo auxiliar externo, la tensión
de colector del dispositivo de potencia para detectar
condiciones de salida de saturación. Cuando se detecta esta
condición, se bloquea la generación de pulsos de disparo, lo
que ocasiona el apagado de emergencia del dispositivo de
potencia manejado, como protección de sobrecorriente.
-Genera la señal de información sobre fallas (“Fault” en la
Fig. 3) aislada óptimamente.
CEGLIA et al.: LOW COST GATE DRIVE CIRCUIT FOR 335

El bloque 7 ajusta la impedancia vista por el circuito de PWM

compuerta a los valores requeridos para lograr la conmutación VDC=31.4V
óptima, tanto en el encendido como en el apagado. +31.4V
Q
El bloque 8 evita que el circuito de manejo aplique 1
1 Q
3
2
tensiones que puedan dañar a la compuerta del dispositivo -31.4V

manejado en caso de falla interna.

Q V1 31.4V
2
E. Generación de las fuentes aisladas: 2
1
Q
Los bloques 1 a 5 (Fig. 3) forman la etapa de alimentación. 4 -31.4V
La Fig. 4 muestra el circuito de generación y conmutación de
VDC=31.4V
la fuente de alimentación aislada de doble polaridad, formado
VCC=5V
por los siguientes componentes principales:

1
-Un oscilador astable (bloque 1), con un ciclo de trabajo de 1
1 3 . =+15V
+V
Astable 2 BR1 A
2 - + 4
50%, implementado con un LM555, proporciona la señal de 2 4
C
control a la etapa de conmutación (puente H). T
1
BR2 1

3
-Un puente H integrado (bloque 2) de la compañía
Unitrode (3706) actúa como etapa de conmutación del C
2
conversor dc/dc, generando una señal de tres niveles de
. =-15V
-V
voltaje. El bloque BR1 (bloque rectificador) fija las tensiones A
de la señal de salida V1 a las tensiones de VDC de alimentación Fig. 4. Esquema de las etapas de potencia de la fuente flotante.
del 3706.
-Un transformador de aislamiento (bloque 4), con un
primario, manejado por el puente H, y secundarios para
alimentar a las etapas de rectificación (bloque BR2) y filtrado 15V 15V VGE
2.5A
(bloques 5 y 6 de la Fig. 3) que proporcionan las salidas de r
15 V.
IG
F. Diseño del transformador de aislamiento.
El transformador de aislamiento se construye con un Fig. 5. Forma de onda aproximada de la corriente de compuerta de un
núcleo toroidal de ferrita. La frecuencia de operación se fija dispositivo conmutador de potencia de compuerta aislada.
en 200 kHz; la tensión de salida en el secundario cargado debe
ser de 31.4 V para obtener los ±15 v nominales (descontando
las caídas en los diodos rectificadores).
La carga en cada fuente aislada es un circuito HP316J, 15V VGE
2.5A
cuya corriente máxima es 2.5 A; para que las fuentes no
limiten la capacidad del circuito, se requiere que la corriente
IG
de diseño en el bobinado del secundario del transformador sea
mayor o igual a 2.5 A.
La Fig. 5 muestra la forma de onda genérica de la corriente
de compuerta de un IGBT o MOSFET cuando se le aplica un T=1/200Khz
tren de pulsos de encendido. Fig. 6. Forma de onda aproximada de la corriente de compuerta de un
Para calcular la potencia entregada por el circuito de dispositivo conmutador de potencia de compuerta aislada (peor caso).
manejo, el peor caso se produce cuando los pulsos de
activación se aplican en forma continua, y cada pulso de
corriente de compuerta se aproxima con una línea de Y la potencia de salida (PSalida) es:
pendiente constante, tal como se muestra en la Fig. 6. El valor 2S
1
aproximado de la corriente IRMS de compuerta es: PSalida
2S ³V
0
Sal I Sal 21.6W (4)

S
2 2.5
I RMS ³ ( Zt ) 2 dZt (3a) La potencia máxima consumida (PEntrada) por el HP316J es:
2S 0 S PEntrada PSalida  Pint erna (5)
6.25 Según las especificaciones, la corriente consumida por el
I RMS 1.44 A (3b) HP316J para su funcionamiento es 30mA. Con una tensión
3 nominal de alimentación de 30v (tensión total +Va y –Va), la
potencia de entrada (PEntrada) consumida por el HP316J es:
336 IEEE LATIN AMERICA TRANSACTIONS, VOL. 3, NO. 4, OCTOBER 2005

PEntrada 21 . 6W  ( 30 V ˜ 30 mA ) # 22 . 5W (6) V2 ˜ 2.5 ˜106 s

N2 ² (13a)
Las pérdidas aproximadas en el rectificador (PRecf) son:
2 ˜ BmaxAe
31.4 ˜ 2.5 ˜ 10 6 ˜ 10 6 (13b)
PRe cf 1.44 A ˜ 2(0.7V ) 2W N2 7vueltas
(7) 2 ˜ 0.41 ˜ 14.8834
Recalculando el número de vueltas para una tensión de
La potencia total aproximada de salida del secundario del 32.4V, f=100 kHz, Bmax= 0.2 T, V2= 32.4 V, se tiene:
transformador (PSal_Tranformador) es: 31.4 ˜ 5 ˜ 10 6 ˜ 10 6
N2 26vueltas (14)
2 ˜ 0.2 ˜ 14.8834
PSal _ Transformador 21.6W  2W # 23.6W (8)
El primario y secundario se enrollan en forma simultánea
La Fig. 7 presenta la forma de onda aproximada en el (26 vueltas con relación 1:1) para mejor acople.
secundario del transformador.
VCC=31.4V

Forma aproximada
Peor caso

Fig. 8. Forma de onda aproximada del flujo en el secundario del

Fig. 7. Forma de onda aproximada de la corriente en el secundario del transformador.
transformador de aislamiento.

Tomando en consideración el valor de la potencia en (8), IV. RESULTADOS EXPERIMENTALES

el cálculo de la corriente pico y RMS es el siguiente:
2S Para las pruebas iniciales del circuito de manejo de
1 compuerta se empleó una configuración de troceador simple
23.6W V 2 ³ i 2 dZ t V2 I 2 Pr om Ÿ (9a)
2S 0
formado por un IGBT modelo IRGPH40F de 17Amp / 900V,
y una carga formada por 20 mH / 2 ȍ.
23.6W
I 2 Pr om Ÿ 0.75 A (9b) La Fig. 9 muestra la forma de onda del secundario del
31.4V transformador de la fuente dc/dc del circuito de manejo de
I pico # 2 ˜ I prom 1.5 Apico (10a) compuerta construido. Como puede observarse, el
transformador cumple con las condiciones de diseño.
I RMS 0.55 ˜ I pico 0.75 ARMS
(10b)
En base a esto se selecciona un alambre AWG 21 (según
manual) = 1.6 A / 155 Vueltas / cm2 , Area del conductor = V1
5.094x10-3cm2 = Sr2.
Por consiguiente el diámetro del conductor es:
A conduct
d 2r 2 # 0 . 8 mm (11)
S
Suponiendo el peor de los casos y dibujando una forma
aproximada de la forma de onda del secundario, V2 (donde
hay solo dos niveles de tensión como muestra la Fig. 8) es
posible calcular la tensión del secundario del transformador:
dO2 dI dI 2 ˜ d I max
V2 N2˜ ²
dt dt dt T
2 (12)
N 2 ˜ 2 ˜ I max N 2 ˜ 2 ˜ B max
2 . 5 ˜ (10  6 s ) 2 . 5 (10  6 s )
Utilizando un Toroide de la marca Steward 35T0500-106
Fig. 9. Forma de onda de la tensión en el secundario del transformador del
con un Bmax de 0.41 T y un área efectiva Ae=14.8834 mm2 es conversor dc/dc, V1.
posible obtener el número de vueltas del secundario: (escalas: vertical, 10 V/div.; horizontal, 2 μs/div.).
CEGLIA et al.: LOW COST GATE DRIVE CIRCUIT FOR
La Fig. 10 muestra la forma de onda de tensión de
compuerta del IGBT cuando se aplica como señal de entrada
al circuito de manejo un tren de pulsos de prueba. Se observa
claramente que el circuito de manejo define con precisión
tanto los niveles de la tensión de encendido, +15 V, como la
tensión de apagado, -15 V, y que las transiciones son limpias
y de alta velocidad.
La Fig. 11 muestra las formas de onda de la corriente de
colector, la tensión colector y la tensión de compuerta del
IGBT durante un ciclo completo de operación, en el cual
puede observarse el proceso de encendido y apagado del
dispositivo de potencia.
VGE
Fig. 10. Forma de onda de la tensión compuerta-emisor, VGE, en el IGBT
controlado por el circuito de manejo de compuerta.
(escalas: vertical, 5 V/div.; horizontal, 40 μs/div.).
IC
VGE VGE
Fig. 11. Formas de onda del voltaje de compuerta, VGE, la tensión colector-
emisor, VCE y la corriente de colector, IC, en el IGBT durante un ciclo
completo de operación.
(escalas: vertical, VGE: 10 V/div., VCE: 50 V/div., IC: 5 A/div.; horizontal:
5 μs/div.)
Para poder analizar el funcionamiento del circuito de
337
encendido, en la Fig. 12, una ampliación de la Fig. 11, se
muestra en forma detallada la corriente de colector, la tensión
colector-emisor y la tensión de compuerta del IGBT durante el
período de encendido. Es fácilmente observable el efecto
Miller explicado en el aparte II de este trabajo. Los resultados
obtenidos en esta última figura son similares a las formas
obtenidas en forma teórica en la Fig. 2, lo que demuestra que
el circuito de manejo de compuerta diseñado efectivamente
logra que el dispositivo de potencia que controla opere en las
condiciones óptimas de conmutación desde el punto de vista
de la señal de compuerta aplicada.
VCE
IC
VGE
Fig. 12. Detalle de las formas de onda onda del voltaje de compuerta, VGE, la
tensión colector-emisor, VCE y la corriente de colector, IC, en el encendido del
IGBT.
(escalas: vertical, VGE: 10 V/div., VCE: 50 V/div., IC: 5 A/div.; horizontal: 5
μs/div.)
V. CONCLUSIONES
Este trabajo presenta el diseño y las pruebas básicas de un
circuito de manejo de compuerta para dispositivos de control
de potencia de compuerta aislada tipo IGBTs o MOSFET.
Como lo demuestran las pruebas en el prototipo circuital, la
señal de control aplicada a la compuerta produce la
conmutación del dispositivo de potencia controlado siguiendo
la trayectoria óptima.
De ser necesario, la pendiente de conmutación del
dispositivo controlado puede ser modificada cambiando los
valores de las resistencias Rg(on) y Rg(off) en la etapa de
salida del circuito de manejo de compuerta. Con esto es
posible reducir la interferencia electromagnética (EMI)
generada en la conmutación.
El bajo costo del circuito de manejo de compuerta
propuesto, y la fácil implementación del mismo hacen de esta
propuesta una opción de gran eficiencia, especialmente
cuando el número de dispositivos electrónicos de potencia
presentes en el conversor es significativo. El costo actual del
circuito de manejo (driver) que aquí se propone es un 60%
menor al circuito comercial tipo Concept encontrado en el
338 IEEE LATIN AMERICA TRANSACTIONS, VOL. 3, NO. 4, OCTOBER 2005

mercado.
Mediante la retroalimentación de la señal de falla (“fault”)
del HP316J, el circuito de manejo de compuerta propuesto
posee un sistema de protección capaz de suspender cualquier
pulso de conmutación en la compuerta del dispositivo de
potencia controlado si se presenta una condición de
cortocircuito, lo que hace la implementación de este circuito
de manejo de compuerta más confiable a la hora de alguna
falla.
El circuito de manejo de compuerta de bajo costo
propuesto puede ser utilizado tanto para transistores MOSFET
como para IGBT manteniendo las mismas características de
funcionamiento.
VI. REFERENCIAS
[1] B. K. Bose, “Evolution of Modern Power Semiconductor Devices and
Future Trends of Converters,” IEEE Trans. On Industry Applications,
vol. 28, No. 2, pp. 403-413, Mar./Apr. 1992.
[2] S.Y. (Ron) Hui, H. Shu-Hung Chung, and S. C. Tang, “Coreless Printed
Circuit Board (PCB) Transformers for Power MOSFET/IGBT Gate
Drive Circuits”, IEEE Trans. on Power Electronics, vol. 14, No. 3, pp.
422-430, May 1999.
[3] V. Jihn, B. S. Suh, and T. A. Lipo, “High-Performance Active Gate
Drive for High-Power IGBT’s”, IEEE Trans. on Industry applications,
vol. 35, No. 5, pp. 1108-1117, Sep./Oct. 1999.
[4] Intelligent Half-Bridge Drivers for Power IGBTs / MOSFET, CT-
Concetp Technology Ltd, Switzerland, Data Sheet [Online]. Disponible:
www.concetp.com
[5] Using Hybrid Gate Drivers and Gate Drive Power Supplies, Powerex,
Incm US, [Online]. Disponible: www.powerex.com
[6] F. Mihalic, K. Jezernik, K. Krischan, and M. Rentmeister, “IGBT Spice
Model”, IEEE Trans. On Industry Electronic, vol. 42, No. 1, pp. 98-
105, February 1995.
[7] S. Musumeci, A. Raciti, A. Testa, A. Galluzzo and M. Melito,
“Switching-Behavior Improvement of Insulate Gate-Controlled
Devices”, IEEE Trans. on Power Electronics, vol. 12, No. 4, pp. 645-
653, July 1997.
[8] Agilent HCPL-316J, 2.5 A gate drive Optocoupler with Integrated (Vce)
Desaturation Detection and Fault Status Feedback, Data Sheet [Online].
Disponible: www.agilent.com
Víctor Guzmán Arguis obtuvo los
títulos de Ingeniero Electrónico
(Universidad Simón Bolívar, 1975),
MSc en Power Electronics and Systems
(UMIST, Instituto de Ciencia y
Tecnología de la Universidad de
Manchester, 1978) y Ph. D. (UMIST,
Instituto de Ciencia y Tecnología de la Universidad de
Manchester, 1991). Su experiencia profesional abarca el
diseño y montaje de convertidores DC-AC y AC-DC, sistemas
de control e instrumentación industrial y sistemas
mecatrónicos. Desde 1975 se desempeña como Profesor en la
Universidad Simón Bolívar, donde ha alcanzado la categoría
de Profesor Titular y sus principales áreas de interés son:
Fuentes No Convencionales de Energía, Electrónica de
Potencia y Sistemas Industriales.
María Isabel Giménez obtuvo los
títulos de Ingeniero Electrónico
(Universidad Simón Bolívar, 1974), MSc
en Power Electronics and Systems
(UMIST, Instituto de Ciencia y
Tecnología de la Universidad de
Manchester, 1978) y Ph. D. (UMIST,
Instituto de Ciencia y Tecnología de la Universidad de
Manchester, 1991). Su experiencia profesional abarca el
diseño y montaje de convertidores DC-AC y AC-DC, sistemas
de control e instrumentación industrial y técnicas de
modulación para minimización de armónicas en UPS. Desde
1974 se desempeña como Profesora en la Universidad Simón
Bolívar, donde ha alcanzado la categoría de Profesora Titular
y sus principales áreas de interés son: Fuentes No
Convencionales de Energía, Electrónica de Potencia y
Sistemas Industriales.

VII. BIOGRAFIAS
Julio Walter obtuvo los títulos de
Gerardo Ceglia obtuvo el título de Licenciado en Física (Universidad Simón
Ingeniero de Sistemas (UNEXPO, 1996), Bolívar, 1984), MSc en Ingeniería
MSc en Ingeniería Electrónica Electrónica (Universidad Simón Bolívar,
(Universidad Simón Bolívar, 1994) y 1994) y actualmente es candidato a
actualmente es candidato a Doctor en Doctor en Ingeniería (Universidad Simón
Ingeniería Electrónica (Universidad Simón Bolívar). Su experiencia profesional
Bolívar). Su experiencia profesional abarca abarca el diseño y montaje de convertidores DC-AC basados
el diseño, montaje y optimización de circuitos amortiguadores en técnicas de modulación Delta, desarrollo de
para inversores de potencia, convertidores multi-nivel y transformadores de alta potencia y alta frecuencia y sistemas
sistemas de control e instrumentación industrial. Desde 2001 de potencia para Radio Frecuencia. Desde 2000 se desempeña
se desempeña como Profesor en la Universidad Simón como Profesor en la Universidad Simón Bolívar y sus
Bolívar, donde se desempeña la categoría de Profesor principales áreas de interés son: Fuentes No Convencionales
Asistente y sus principales áreas de interés son: Fuentes No de Energía, Calentamiento Inductivo, Sistemas de Potencia de
Convencionales de Energía, Electrónica de Potencia y Radio frecuencia y Audio.
Sistemas Industriales.