INSTITUTO ESTADUAL CECY LEITE COSTA

Av. Presidente Vargas, 1275 - Passo Fundo, RS

CEP: 99070-000 Fone/Fax: (54)3315-1771

CURSO TÉCNICO EM ELETRÔNICA DE NÍVEL MÉDIO

ELETRÔNICA DIGITAL II

Aula 4 – Flip-Flop

Introdução

O Flip-Flop é um dispositivo lógico com dois estados estáveis, o estado SET

(5V) e o estado RESET (0V). Por isso estes dispositivos são denominados dispositivos
biestáveis.
O Flip-Flop é a base dos contadores, registradores e as memórias.
Um Flip-Flop muda seu estado por ação de um pulso de disparo, denominado de
clock. Por esse motivo, um flip-flop é caracterizado como um dispositivo biestável
síncrono, porque somente muda de estado em sincronismo com a ocorrência do pulso
de clock.

Flip-Flop RS

A figura abaixo apresenta um flip-flop RS montado com portas NAND.

A entrada CLOCK deste circuito funciona como uma chave de liga e desliga o
FLIP-FLOP, pois nesta situação se ela estiver com o nível lógico “0” ela desabilita a
mudança de estado da saída, não importando o que temos nas entradas S e R. Com a
entrada CLOCK em nível lógico “1” podemos iniciar o estudo do comportamento do
FLIP-FLOP.
Um dos principais problemas deste FLIP-FLOP é que não sabemos qual o seu
estado inicial quando ele é ligado, portanto, para iniciarmos a explicação vamos
interpretar que o mesmo quando for ligado terá na sua saída Q o nível lógico “1”.
S R CLOCK Q NÃO Q
1 0 1 1 0

Considerando esta situação inicial o funcionamento deve ser iniciado porta a

porta, ou seja, iniciamos a analise da porta A, nas suas entradas temos o nível lógico
“1” da entrada S e “1” da entrada CLOCK, na sua saída termos o nível lógico “0”. Na
porta B temos o nível lógico “0” da entrada R e “1” da entrada CLOCK, na sua saída

1
 INSTITUTO ESTADUAL CECY LEITE COSTA
Av. Presidente Vargas, 1275 - Passo Fundo, RS
CEP: 99070-000 Fone/Fax: (54)3315-1771

CURSO TÉCNICO EM ELETRÔNICA DE NÍVEL MÉDIO

ELETRÔNICA DIGITAL II

teremos o nível lógico “1”. Na porta C temos na sua entrada o nível lógico 0 da saída
da porta A e o nível lógico “0” da saída NÃO Q, em sua saída teremos o nível lógico “1”.
Na porta D, temos nas suas entradas o nível lógico “1” da saída da porta B e o nível
lógico “1” da saída Q, na sua saída teremos o nível lógico “0”.
Baseado na análise acima se verifica que ao colocarmos o nível lógico “1” na
entrada SET do flip-flop temos na sua saída o nível lógico “1”.
Vamos inverter o as entradas e analisar o circuito com a situação do quadro
abaixo.
S R CLOCK Q NÃO Q
0 1 1 1 0

Temos nas entradas da porta A o nível lógico “0” da entrada S e “1” da entrada
CLOCK, na sua saída termos o nível lógico “1”. Na porta B temos o nível lógico “1” da
entrada R e “1” da entrada CLOCK, na sua saída teremos o nível lógico “0”. Na porta D
temos na sua entrada o nível lógico 0 da saída da porta B e o nível lógico “1” da saída
Q, em sua saída teremos o nível lógico “1”. Na porta C, temos nas suas entradas o
nível lógico “1” da saída da porta A e o nível lógico “1” da saída NÃO Q, na sua saída
teremos o nível lógico “0”.
Para este flip-flop a situação com R e S com nível lógico “0” não há mudança de
estado e as entradas R e S com nível lógico “1” deve ser evitado.

Flip-Flop tipo D.

O flip-flop tipo D, é uma melhoria do flip-flop RS, pois ele elimina os problemas
que o RS possui.

A figura acima representa uma flip-flop tipo D comercial.

2
 INSTITUTO ESTADUAL CECY LEITE COSTA
Av. Presidente Vargas, 1275 - Passo Fundo, RS
CEP: 99070-000 Fone/Fax: (54)3315-1771

CURSO TÉCNICO EM ELETRÔNICA DE NÍVEL MÉDIO

ELETRÔNICA DIGITAL II

Prática:
Monte o circuito apresentado acima do flip-flop tipo D com portas lógicas NAND
e após monte o circuito abaixo, levante a tabela verdade de ambos e identifique as
suas diferenças.