Professional Documents
Culture Documents
Antes de iniciar la práctica o adquirir cualquier elemento, por favor lea completamente la guía.
1. OBJETIVOS
Identificar las características de los transistores de efecto de campo FET
Medir y graficar las curvas características de un transistor FET.
2. EQUIPOS Y MATERIALES
Multímetro
Protoboard
1 Transistor 2N5458 canal n JFET (o similar)
Datasheet de Transistor
Fuente de tensión
Cámara o celular con cámara
Componentes electrónicos según los circuitos de la práctica
Hoja de datos de los elementos que utilice
Imprimir la hoja de respuestas para entregarla en día de la práctica
3. INFORMACIÓN PRELIMINAR
El transistor de unión de efecto campo JFET (Junction Field Effect Transistor) está conformado por
una unión p+n o n+p. El lado más dopado corresponde a la puerta (Gate), en contraste, el menos
dopado es el canal. Según el tipo de dopado del canal, distinguiremos dos tipos de transistores
JFET: de canal n y de canal p. La figura 1 presenta la estructura de un transistor JFET de canal n.
La figura 2 presenta los símbolos y el sentido de las intensidades de drenaje (drain) y compuerta
(Gate). Es necesario tener en cuenta, que la mayoría de descripciones comportamentales de este
dispositivo, se realiza con la tensión de compuerta y su intensidad de drenaje.
Página 1 de 4
UNIVERSIDAD DEL VALLE - FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
PROGRAMA ACADÉMICO DE INGENIERÍA ELECTRÓNICA
4. PRÁCTICA
Recuerde tomar una foto de cada circuito implementado
Parte A. Es importante leer y entender todos los pasos para evitar daños en el transistor.
a. Construya el circuito mostrado en la figura 3. No encienda la fuente, hasta tener todo listo,
porque en los pasos siguientes se le exigirá casi al máximo al transistor y se puede quemar.
b. Conecte el multímetro entre el Drain y Source del transistor para medir VDS.
c. Encienda la fuente Dual, con VGG y VDD a 0 Volts.
d. Mantenga VGG a 0 Volts y lentamente incremente VDD hasta que VDS sea igual a 1.0V. Mida la
tensión en R2. Con la Ley de Ohm, estime la intensidad de Drain en dicha resistencia y anote el
dato en la tabla 1 de la hoja de respuestas. Note que la corriente máxima en R2 es la corriente
de Drain.
e. Repita el paso anterior para cada uno de los valores mostrados en la tabla 1. Tenga en cuenta
que primero se debe tomar los valores modificando VDD y luego se modifica VGG. Al Finalizar
apague la fuente, para dejar reposar el transistor.
f. Con los datos obtenidos en la tabla 1, grafique las curvas características de Drain (VDS vs ID) en
la cuadricula 1 de la hoja de respuestas, usando los valores de VG.
Página 2 de 4
UNIVERSIDAD DEL VALLE - FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
PROGRAMA ACADÉMICO DE INGENIERÍA ELECTRÓNICA
g. Encienda nuevamente la fuente y sintonice VDD = 12V, modifique VGG hasta que VR2 = 0V y
entonces mida el VGS (OFF). Anote el dato en la tabla 2 de la hoja de respuestas.
h. Sin modificar VDD, conecte R1 entre Gate y Source y mida la corriente IDSS en R2. Anote el dato
en la tabla 2 de la hoja de respuestas.
i. Construya el circuito mostrado en la figura 4. Sintonice el VDD en 0V, observe y anote en la tabla
2 el valor ID mientras va incrementando de 1V en 1V, la tensión VDD hasta 15V. (Verifique no
exceder la IDMÁX). Note que VD inicia donde la corriente es constante.
Parte B.
Realice las gráficas pertinentes para explicar el comportamiento del FET (VDS vs ID), describiendo
que información u otro se obtiene de cada una. ¿La curva realizada es similar a la realizada en la
hoja de respuestas? Explique su respuesta.
Página 3 de 4
UNIVERSIDAD DEL VALLE - FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
PROGRAMA ACADÉMICO DE INGENIERÍA ELECTRÓNICA
5. INFORME DE LA PRÁCTICA
Para la presentación del informe, utilice el formato IEEE (Todos sus apartes) con foto de los autores
y una breve biografía, NO utilice doble columna, preséntelo en forma continua.
Página 4 de 4