TTL & CMOS

TTL (Transistor Transistor Logic) [transistores Transistores Lógicos] e CMOS

(Complementary Metal Oxide Semiconductors) [Semicondutores de Metal Oxidável
Complementares] são dois componentes de circuito integrado ou CI. A teoria comum é
que o técnico não necessita saber o está vai dentro do CI. Se eles não estiverem
executando as suas funções de acordo com o que era suposto, substitua ele. Com esta
lição você vai saber um pouco mais como os Cis trabalham e assim entender o circuito
total como um todo, com isso terá uma melhor capacidade se encontrar uma avaria.

Esquema 1

O TTL é o resultado longo da involução de expressões lógicas. O caminhos nos trouxe

através de botões, relés, tubos de vácuo, doidos, transístores e finalmente o TTL. O
esquema 1 é de um TTL invertido. Quando você tiver uma boa noção do que este
circuito faz, o resto será fácil. O bom da informação digital é que o sinal só existe em
um de dois estados, alto ou baixo, ou se você preferir, dois estados de voltagem.
Quando um circuito analógico tem que processar um número infinito de níveis de
voltagens, o circuito digital só necessita de reconhecer dois níveis. O sinal é alto ao
baixo. Cada família lógica tem voltagens especificas, lógica válida baixa ou lógica
válida alta. Para a série de TTLs estandardizados dos 74xx as voltagens lógicas
especificadas são de +0,8 V ou menos. Um TTL estandardizado operando nos
parâmetros específicos, reconhece voltagens de +0,8V ou menos como um sinal lógico
baixo.
 Figura 1

Olhando o comportamento dos transístores em saturação, figura 1. Aumentar a base

causa uma emissão de resistência pequena na base. A corrente na base aumenta
enquanto a voltagem na base fica próxima de 0,7V. Um incremento da corrente na base
produz um incremento na corrente no colector, assim sendo, a voltagem no coletor cai.

Figura 2

Figura 2, em algum ponto, a voltagem do colector é menos que a voltagem de emissão.

Neste ponto a junção do coletor fica induzida. Esta é a definição de saturação. Uma vez
que a junção do colector fica induzida, a corrente de base tem pouco efeito na corrente
do colector.
 Figura 3

Não é incomum para um transístor de silicone NPN conduzir em saturação no colector

com voltagens de 0,4V a 0,2V. Ao mesmo tempo, se você forçar isso, você pode obter
voltagens superiores ao típico 0,7V na base.

Figura 4

Dando a voltagem máxima aceite de 0,8V a um input lógico baixo, Q1 terá uma
corrente de 0,875mA na base. Isto é determinado pela resistência de 4KΩ na base. O
transístor fica bem dentro da saturação e conduz quase 1mA de corrente da origem.
 Figura 5

+0,8V é a voltagem máxima para um input lógico baixo. Zero é o mínimo. Com zero
volts no input, a corrente do input é ainda maior, ainda determinada pela voltagem na
resistência de 4KΩ. A área aceite de VCC para um TTL da série 77xx é de 4,75V a
5,25V. A 5,25V a corrente do input é ainda maior.
O input lógico baixo para um TTL 74xx é especificado para ter o máximo de 1,6mA.
Isto nos dá variações na resistência de 4KΩ, variações na voltagem da base de Q1 e
variações na voltagem de alimentação até um máximo de 5,25V. Qualquer input de um
TTL 74xx que dê mais que 1,6mA quando conectado por baixo é para ser considerado
com defeito.

Figura 6

Olhemos o pior caso para um input lógico baixo de 0,8V. Q1 está pesadamente em
saturação com uma voltagem de colector de aproximadamente 0,2V. Isto coloca a base
do Q2 a +1V. A junção base emissor de Q2 e Q4 estão conectadas em série. Com 0,7V
para cada uma delas, isso requer +1,4V para conduzir Q2 e Q4. quando o input está
baixo, Q2 e Q4 estão desligados.
 Figura 7

Com Q2 desligado, a resistência de 1,6KΩ puxa Q3 para a saturação o que produz uma
voltagem de output lógica alta. Um TTL 74xx está garantido para output de +2,4V ou
maior com a corrente da carga até 400µA. Na prática, estes chips usualmente terão
output aproximado de +3,5V, muito mais do que os especificados +2,4V.

Figura 8

Quando o input é puxado para cima para voltagem lógica alta o transístor Q1 actua
como reverso. O emissor fica um colector ineficiente e o colector fica um emissor
ineficiente. Conduzindo deste modo, o transístor tem um beta muito baixo, muitas vezes
menos que 1. a corrente de base pode ser maior que a do colector.
 Figura 9

Agora com +1,4V ou mais na base de Q2, Q2 está conduzindo na saturação. Por causa
da voltagem de 0,7V no díodo, Q3 requer +1,8V na base para conduzir. A corrente no
colector de Q2 produz uma queda de voltagem através da resistência de 1,6KΩ e Q3
está desligado. A voltagem de output no colector de Q4 é 0,4V no máximo. A corrente
de output a partir de Q4 alimenta a carga externa. Aqui a carga externa é conhecida
como uma resistência, mas na prática isso é o input para o próximo componente lógico.
O TTL 74xx são específicos para entregar uma voltagem lógica baixa de +0,4V ou
menos. Na prática, muitos destes chips terão output de aproximadamente +0,2V.
Adicionalmente, estes chips aguentarão até +0,4V com uma corrente de output de
1,6mA. Este output entregará uma especifica voltagem lógica baixa de 10 inputs a
1,6mA cada.

Figura 10

Recordando o circuito lógico alto. Esses chips aguentarão uma voltagem de output de
+2,4V ou mais a 400 mµ de corrente de carga.
 Figura 11

O circuito de input que só tem 40µA quando em um chip lógico alto de 2,4V ou mais.
Actualmente, esses componentes são específicos para reconhecer qualquer voltagem de
+2V ou mais com um chip lógico alto e requer somente 40mµ de input a essa voltagem.
Os 400mµ no output do chip lógico alto conduzirá 10 desses inputs à voltagem
especifica.

Figura 12

Um TTL estandardizado conduz 10 TTL inputs ambos baixo ou alto. Isto é “Ventoinha
de saída” do componente. Conectado a um número grande de correntes de cargas é
como puxar uma voltagem baixa mais do que o output especificado de 0,4. Com um
grande número de cargas, a voltagem de output alta é como se tivesse menos do que os
especificados +2,4V.

Figura 13
Por agora você já deve ter notado que a voltagem especifica de output lógico baixo é
+0,4V ou menos e que a voltagem especifica de input lógica baixa é de +0,8V. Esta
diferença dá-nos uma margem de ruído que por ventura seja adicionada ao sinal de
output durante a transmissão de uns componentes para outros. O sinal pode pegar
400mV de ruído de pico e continuar conectado à voltagem lógica baixa. Os 400mV de
diferença entre estas duas especificações é chamada de “Margem de ruído”.

Figura 14

A mesma diferença existe entre o especifico output voltagem lógica alta e o input lógico
alto. Como na voltagem lógica baixa, os 400mV permite o sinal de ruído.