UNIVERSIDAD ABIERTA Y A DISTANCIA UNAD

ELECTRÓNICA DIGITAL
PROYECTO FINAL

PRESENTADO POR:

JEISON MENDOZA FERREIRA

CÓDIGO: 1082957986
CEAD PLATO

GRUPO:
243004_36

PRESENTADO A:
MARIO RICARDO ARBULU

ESCUELA DE CIENCIAS BÁSICAS TECNOLOGÍA E

INGENIERÍA ECBTI

PLATO MAGDALENA
DICIEMBRE 2017
 ELECTRONICA DIGITAL

1. Diseñe un circuito que permita contar las personas que entran a una
discoteca. El diseño tendrá una entrada pulsador que se pondrá en alto
cada vez que una persona cruza la puerta.

Para hacer el diseño el grupo colaborativo deberá usar el circuito Debounce

circuit (el cual se encuentra en los templates de Vivado). El grupo
colaborativo deberá implementar este circuito, simularlo, comprender su
funcionamiento e incluirlo en el diseño.

El diseño debe contener:

a) Diagrama de bloques
b) Descripción en VHDL con al menos al menos dos COMPONENTS y
un archivo de alto nivel.
c) Diagrama RTL generado por el software. El diagrama RTL debe
coincidir con el diagrama de bloques planteado en el ítem a.
d) Simulación: Tenga en cuenta que cada vez que cada vez que una
persona pasa por la puerta, la entrada pulsador permanece en alto
por varios ciclos de reloj (Ver figura 1).

La simulación debe ser similar a la mostrada en la figura 1.

IMPORTANTE: Todas las implementaciones en VHDL se deben hacer

utilizando el software Vivado. La implementación se debe evidenciar en el
informe con el pantallazo de la descripción de VHDL y con el pantallazo del
RTL. El Pantallazo debe seguir la indicaciones dadas en el video de la
actividad de reconocimiento, de lo contrario el aporte no se considerará
válido.
 Introducción teórica a variedades de componentes para su realización

En principio, necesitamos un contador As/Des con el que podremos realizar lo propuesto.

Claro que además, sería de desear que podamos fijar un tope máximo a la cuenta o en
su caso un mínimo, para que tenga más versatilidad. Esto hará que dispongamos de lo
que se llama una preselección, de modo que en un momento dado podamos decidir
desde que cuenta empezamos o hasta que cuenta deseamos que cuente. Considerando
que cada IC, es un contador para un display, se entiende que necesitamos dos para dos
dígitos.

Fig. 2 CD4018B

He pensado en utilizar los circuitos integrados CMOS por su disponibilidad y rango de

tensiones de trabajo, aunque se pueden utilizar los equivalentes de la serie HC, HCT o
TTL, incluso si fuera el caso unos y otros indistintamente, siempre que se respete la
tensión.

Un análisis simple de las necesidades y revisando las opciones que nos ofrecen estos
IC’s, podemos optar por un contador de décadas como el CD4018 que es un contador
preajustable divisor por N. Las conexiones externas permiten dividir una frecuencia por
10, 9, 8, 7, 6, 5, 4, 3, 2 . Las entradas 2, 3, 7, 9, y 12 sirven para la pre-selección, es
decir, para situar el contador en un estado inicial previo para contar. Las salidas por los
pines Q1 a Q4, dispone de Reset, Clock, Data y Preset-Enable.

Por supuesto que hay otras opciones, por ejemplo si disponemos del contador/divisor,
los HCC4026B o el HCC4033B consisten cada uno en un contador de décadas (5 etapas
Johnson) y un decodificador de salida que convierte el código a un 7 segmentos de
salida decodificado para manejar un display numérico. Estos dispositivos son
especialmente ventajosos en aplicaciones de visualización donde son importante una
baja disipación de potencia y/o bajo recuento. Entradas comunes a ambos tipos son
CLOCK, RESET yCLOCK INHIBIT, salidas comunes son; CARRY OUT y las siete
salidas decodificadas (a, b, c, d, e, f, g). El HCC4026B incluye entradas/salidas
adicionales para DISPLAY ENABLE IN y salida “UNGATED ‘C’ SEGMENT” (segmento
C sin sincronizar). Las señales propias del HCC4033B son entrada de RIPPLE-
BLANKINGK-OUT, una salidaRIPPLE-BLANKING-INPUT y entrada LAMP TEST
INPUT.
 Fig. 3 CD4026B y CD4033B

El siguiente sería un circuito de contador que utiliza el dispositivo CD4026B o mejor el

CD4033B, tendríamos una ventaja ya que estos IC disponen de 7 salidas para atacar
directamente a un display, sin embargo éstos no disponen de entradas de preselección.
En la imagen se muestran los niveles de estado 1 o 0 (H o L) de cada pin.

Fig.4 Contador con el CD4033B

El contador avanza una cuenta en la transición positiva de la señal de reloj si la señal

de CLOCK INHIBIT es baja. El contador avanza una cuenta a través de la línea de reloj
es inhibida cuando la señal CLOCK INHIBIT es alta, esto puede servirnos en ocasiones
concretas. Hay que tener en cuenta los condensadores C1 y C3, se utilizan de reset por
conexión. Cuando se alimenta el circuito el tiempo de carga de estos condensadores
propagan un 0 lógico, C1 a las entradas reset y C3 a la salida acarreo (Carry). Si hubiera
más contadores, se utilizará un condensador de éste valor por cada contador de más.
Las líneas en verde nivel 0 y en rojo nivel 1.

El HCC4033B tiene provisiones para borrado automático de los ceros no significativos

en un número decimal de varios dígitos que se traduce en una pantalla de fácil lectura
compatible con la práctica normal de la escritura. Por ejemplo, el número 0050,0700 en
una pantalla de ocho dígitos se muestra como 50.07 más legible. La supresión de cero
en el lado entero se obtiene conectando el terminal RBI del HCC4033B asociado con el
dígito más significativo en la pantalla a una tensión de bajo nivel y conectando el terminal
RBO de esa etapa al terminal RBI del HCC4033B en la posición significativa
inmediatamente inferior en la pantalla.
 Fig. 5 Pre-selector decimal

Tenemos varias alternativas que pueden servir para nuestro propósito. Antes de tomar
una decisión, debemos estudiar las posibilidades que más se adapten a nuestro
proyecto, es decir ¿nos interesa que tenga un pre-ajuste integrado o mejor que tenga
salida directa a 7 segmentos? El pre-ajuste no siempre se utiliza o no interviene, pero
estará disponible su uso en cualquier momento. El CD4018B, evidentemente se descarta
ya que no se adapta a lo planteado.

Nos inclinamos por utilizar un CD4029B que requiere de un decodificador de BCD a 7

segmentos, unas posibles puertas NAND para realizar algunas interconexiones y un par
de display de cátodo común para la presentación y además unos zócalos de 16 pines,
dos conmutadores rotativos codificados en BCD, para selección de la cuenta, pulsadores
y algunos componentes pasivos. Después de sopesar las opciones que permiten cada
uno de los IC mencionados, decido utilizar el CD4029B convencido de aprovechar los
recursos que ofrece.

De modo que vamos a utilizar un contador CD4029B preajustable arriba/abajo BCD a

7 segmentos controlador/decodificador/latch, que necesita de un controlador de 7
segmentos. El CD4511 es un controlador/decodificador BCD a siete segmentos con
cerrojo (latch) que como veremos, incluye unas interesantes opciones. Sería el momento
de leer las hojas de características de estos dos dispositivos, así como la tabla de la
verdad del CD4511, para comprender lo que estamos haciendo. El siguiente esquema
de bloques es sencillo y muestra los bloque que lo componen.

Fig. 6 Patillas CD4029B

Nos inclinamos por utilizar un CD4029B que requiere de un decodificador de BCD a 7

segmentos, unas posibles puertas NAND para realizar algunas interconexiones y un
display de cátodo común para la presentación y además y algunos componentes pasivos,
unos zócalos de 16 pines, conmutadores rotativos codificados en BCD, para selección
de la cuenta, pulsadores. Después de sopesar las opciones que permiten cada uno de
los IC mencionados, decido utilizar el CD4029B convencido de aprovechar los recursos
que ofrece.
De modo que vamos a analizar un contador como es el CD4029B. El CD4029BMS se
compone de un contador binario o BCD decimal de cuatro etapas
ascendente/descendente con medios para preanálisis de acarreo en ambos modos de
conteo. Las entradas consisten en un solo CLOCK, CARRY-IN (reloj
habilitar), binario/decimal, arriba/abajo, preset-habilitar, cuatro señales JAM
individuales: Q1, Q2, Q3, Q4 y se proporciona una señal acarreo de salida (CARRY OUT)
como salida.

El CD4511 es un controlador/decodificador BCD a siete segmentos con cerrojo (latch),

como veremos, incluye unas interesantes opciones. Sería el momento de leer (si aún no
lo ha hecho) las hojas de características de estos dos dispositivos, así como la tabla de
la verdad del CD4511, para comprender lo que estamos haciendo. El siguiente esquema
de bloques es sencillo y muestra los bloque que lo componen.

Fig. 7 Pines CD4511B

Los tipos HCC4511B son controladores del decodificador BCD a 7 segmentos con latch
(retención) construidos con lógica CMOS y dispositivos de salida de transistores
bipolares NPN en una sola estructura monolítica, figura 8. Estos dispositivos combinan
la disipación de baja energía en reposo y características de inmunidad de ruido del
CMOS con salida de transistores bipolares npn capaces de abastecer hasta 25 mA. Esta
capacidad permite a los tipos HCC4511B manejar directamente LEDs y otras pantallas.
Se proporcionan pines para comprobar la pantalla, prueba de Lámparas (LT), Supresión
(BL) y entradas Latch Enable o Strobe, apagado o de intensidad-modulada y Store
(almacén) o Strobe un código BCD, respectivamente. Varias señales diferentes pueden
ser multiplexadas y se visualizan cuando se utiliza circuitería de multiplexado externo.

Fig. 8 Driver Cátodo Común.

Con estos circuitos a nuestro alcance, vamos a diseñar un circuito que cumpla con el
objetivo propuesto. El siguiente esquema es una aproximación al esquema que
necesitamos. Probaremos con un dígito para aprender como actuar ante un contador
como el CD4029B. He utilizado un interruptor para la alimentación, cuatro interruptores
para simular el preselector de cuenta, uno para la supresión, en realidad este no tiene
demasiado sentido aquí, su utilidad está en otro campo y uno más para habilitar o no la
cuenta, en realidad se comporta como un reset permanente, un pulsador para el reset y
uno segundo pulsador para los pulsos de entrada a contar. Por otra parte están el
conmutador Binario/Decimal que en este proyecto no tiene sentido, lo he puesto para
que se vea su funcionalidad y por último otro conmutador para el conteo INCR/DECR.

Fig. 9 Tabla CD4511

La entrada de pulsos es un punto a tener en cuenta, este tema está muy descrito, sin
embargo, he de insistir las señales deben estar bien conformadas lo que nos permitirá
obtener una cuenta sin errores. Es recomendable utilizar si es posible una puerta Triger-
Smitch para escuadrar los pulsos si proceden de un circuito exterior, en nuestro caso ya
se ha previsto la puerta IC5.

Fig. 10 Contador 1 digto CD4029B

Ahora que ya hemos aprendido a utilizar estos contadores, es el momento de abordar el

proyecto final del contador. Este contador tiene un rango de frecuencias bajo que
comprende desde 0Hz 40MHz. con una tensión desde 0V a 5V, por supuesto que los
chips CMOS admiten tensiones superiores y pueden funcionar bien a 12V, pero eso es
una cuestión que no abordaremos aquí.

Las entradas de CLOCK y UP/DOWN se utilizan directamente en la mayoría de las

aplicaciones CD4029B. En aplicaciones donde se proveen entradas de CLOCK UP
yCLOCK DOWN, la conversión para entradas de CLOCK y UP/DOWN puede ser
fácilmente realizada con el uso del circuito de la figura 11.

Fig. 11 Esquema puertas reloj up-down

Las entradas de conteo, cambian con transiciones positivas de CLOCK UP o CLOCK

DOWN en el CD4029B. Para configurar las puertas en la figura diagrama de tiempos,
cuando la entrada cuenta avanza el CLOCK DOWN debe mantenerse Alta y viceversa,
cuando descuenta, la entrada CLOCK UP debe mantenerse Alta.

Fig. 12 Diagrama de tiempos

Antes de continuar con el proyecto en la imagen que sigue, se muestra

esquemáticamente como conectar una cadena de contadores con reloj paralelo, esta
forma permite una mayor velocidad de transmisión.

Fig. 13 Contadores reloj-paralelo

EL CIRCUITO.

El siguiente esquema corresponde al contador de dos dígitos con posibilidad de contar y

descontar según la posición del conmutador para tal fin. Dispone de un interruptor
de Power y uno habilitar este, para una puesta a cero permanente si hiciera falta. He
añadido un generador de impulsos alrededor del 555 que se activa con el interruptor
reloj, he incluido el conmutador BI/DEC, uno para UP/DOWN, un pulsador de RESET y
otro para los impulsos de Conteo. Por supuesto los preselectores para su función si
hiciera falta.
 Fig. 14 Contador dos digitos con CD4029B

Una señal Alta PRESET ENABLE, permite obtener información sobre las entradas
JAM para preajustar el contador a cualquier estado, de forma asíncrona con el reloj. Una
señal Baja en cada línea JAM, cuando la señal de PRESET-ENABLE es Alta, reinicia el
contador a cero su cuenta. El contador avanza una cuenta en la transición positiva del
reloj cuando las señales CARRY-IN y PRESET ENABLE son bajas.

El avance se inhibe cuando la señal CARRY-IN o PRESET ENABLE son Altos. La señal
de CARRY-OUT es normalmente Alto y pasa a nivel Bajo cuando el contador alcanza su
cuenta máxima en el modo INC o la cuenta mínima en el modo DEC proporciona la
señal de CARRI-IN es bajo. La señal de CARRY-IN en el estado Bajo por lo tanto se
puede considerar un CLOCK ENABLE. El terminal CARRY-IN debe estar conectado a
VSS cuando no esté en uso.

El contador cuenta en el modo binario cuando la entrada BINARIO/DECIMAL es alta. El

contador cuenta en el modo década, cuando la entrada BINARIO/DECIMAL es baja. El
contador cuenta hacia arriba cuando la entrada de arriba/abajo es alta, y hacia abajo
cuando la entrada de arriba/abajo es baja. Múltiples IC se pueden conectar en paralelo
o bien una sincronización o una disposición de ondulación-clocking como se muestra en
la figura 13. El reloj paralelo proporciona un control síncrono y por lo tanto la respuesta
más rápida de todas las salidas de conteo.

Solución del problema

El diseño debe contener:

e) Diagrama de bloques
f) Descripción en VHDL con al menos al menos dos COMPONENTS y
un archivo de alto nivel.
g) Diagrama RTL generado por el software. El diagrama RTL debe
coincidir con el diagrama de bloques planteado en el ítem a.
h) Simulación: Tenga en cuenta que cada vez que cada vez que una
persona pasa por la puerta, la entrada pulsador permanece en alto
por varios ciclos de reloj (Ver figura 1).

La simulación debe ser similar a la mostrada en la figura 1.

Alto
Contador
Debounc
Simulación: Tenga en cuenta que cada vez que cada vez que una persona pasa por la
puerta, la entrada pulsador permanece en alto por varios ciclos de reloj (Ver figura 1).

Simulación