Professional Documents
Culture Documents
Facultad de Ingeniería
Escuela Profesional de Ingeniería Mecatrónica
REGISTRO DE DESPLAZAMIENTO
ELECTRÓNICA DIGITAL II
CICLO : VI
Trujillo, Perú
2018
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
INDICE
1. resumen ............................................................................................................................ 4
2. OBJETIVOS..................................................................................................................... 4
3. HIPÓTESIS ...................................................................................................................... 5
6.1 instrumentos.................................................................................................................. 7
7. DISEÑO EXPERIMENTAL............................................................................................ 9
8. procedimiento ................................................................................................................. 11
11. conclusiones................................................................................................................ 14
2
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
LISTA DE FIGURAS
LISTA DE TABLAS
3
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
REGISTRO DE DESPLAZAMIENTO
1. RESUMEN
una lógica diferente. Al finalizar el circuito y obtener los resultados no dimos cuenta que
el contador contaba en forma binaria 0001, 0010, 0011, 0100 y así sucesivamente.
2. OBJETIVOS
Identificar las tablas que genera el circuito de registro de desplazamiento con entradas
Comprobar que los resultados en el integrado 74HC165 sea lo mismo que en la clase
de práctica.
3. PROBLEMA
4
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
4. HIPÓTESIS
circuito.
mediante la lógica que se halla construido funcionara , podría contar de uno en uno,
impares , pare en otras lógicas que se haría mediante las tablas de karnaugh.
5. CONTRASTACIÓN DE HIPÓTESIS
tablas de karnaugh las cuales dependerá de la lógica que deseamos para el contador.
Así mismo para los circuitos de clases, fueron condiciones por el docente solo
Con los previos conocimientos del curso de digitales 1 y parte de digitales dos el
hipótesis correspondientes, como se dijo en hipótesis dependerá del flanco del reloj y
5
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
6. FUNDAMENTO TEÓRICO
6.1. CONTADOR
En un contador que tenga una secuencia que no esté controlada por alguna lógica externa,
la única cosa que se puede comprobar (aparte de VCC y tierra) es la posibilidad de tener
su secuencia de estados debido a un fallo interno, por lo que sólo se debe comprobar la
actividad de los impulsos en las salidas Q, para detectar la existencia de circuitos abiertos
en todas las salidas Q indica que la entrada de reloj está fallando o que la entrada de
vez que la señal de reloj. Si se obtiene un nivel BAJO en cada una de las salidas Q, el
funcionamiento es correcto.
de carga paralelo y probando cada uno de los estados del siguiente modo: se aplican
comprueba que haya niveles bajos en todas las salidas Q. A continuación, se aplican
6
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
7. INSTRUMENTOS Y MATERIALES
7.1 INSTRUMENTOS
osciloscopio
7
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
generador de señales
7.2 MATERIALES
Protoboard
IC : 74HC165
8
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
RL : Resistencia de 300Ω
D : 02 diodos LED
8. DISEÑO EXPERIMENTAL
8.1. Experimento 4
9
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
8.2. Experimento 5
10
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
9. PROCEDIMIENTO
Para ello se tuvo que realizar un circuito, explicado detalladamente por el profesor a
cargo, y con previos conocimientos de las clases de teoría se llevó a cabo la obtención
1. Armamos el circuito con entradas en paralelo y las salidas en serie, para ellos
11
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
12
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
propagación.
➢ En primera instancia las salidas era constante, porque las entradas en paralelo fueron
serie.
de las salidas en serie. Para ellos teníamos que poner el SH=0 y el INH=0, una vez
el SH=1, para obtener las salidas en serie, el cual se visualizaba en el juego de prendido
13
UNIVERSIDAD NACIONAL DE TRUJILLO ELECTRÓNICA DIGITAL 2
12. CONCLUSIONES
➢ Se implementó los circuitos con los flip flop tipo J-K según el esquema mostrado en
la práctica de laboratorio.
Se comprobó las salidas Q para todos los flip flop tipo J-K.
teóricamente.
Editorial PEARSON.
➢ https://www.dc.uba.ar/materias/oc1/2014/c2/descargas/logica_digital_secuencial
es.pdf
14