UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS
Fundada en 1551

LABORATORIO N°5

CIRCUITOS DIGITALES:
“DISEÑO DE CIRCUITOS ARITMETICOS”

 Pedro Calixtro Soto 11190120

FACULTAD DE INGENIERÍA ELETRÓNICA Y ELÉCTRICA (FIEE)

Lima - Perú
2018
A) Para el circuito:

- Explicar el funcionamiento del sumador-restador de 4 bits en

complemento a 2
- Simular para los casos que los números A y B sena positivos y
negativos.

Un sumador es un circuito que realiza la operación de la suma, en las

computadoras encontramos dicho circuito, pero llamado ALU. En
base a dicho sumador se han desarrollado restadores multiplicadores
y sumador-restador en complemento a 2.
Su funcionamiento es en base a los minterminos en una tabla de
verdad.
Se le puede encontrar en cajas registradoras, calculadoras,

computadoras que realizan operaciones aritméticas básicas.

 (+)6 0110 (+)6 0110
1) +(+)2 + 0010 −(+)2 + 0010
(+)8 1000 (+)4 10100

(+)6 0110 (+)6 0110

2) +(−)2 + 1110 −(−)2 − 1110
(+)4 10100 (+)8 1000

(−)6 1010 (−)6 1010

3) +(+)2 + 0010 −(+)2 − 0010
(−)4 1100 (−)8 11000
B) Diseñar un sumador/restador en complemento a 1, en base al
74LS283 (full adder de 4 bits) más simples.
Se pide:

- Resumen de la hoja de datasheet del CI 74LS283

- Simular el equivalente lógico del CI y definirlo como símbolo.
Incluir el pin de Vcc y GND con la misma distribución de pines
del “data sheet”.
- Mostrar el conexionado y simular el diseño usando el símbolo
del CI 74 LS283

CIRCUITO INTEGRADO 74LS283:

Arreglo de pines y CHIP en físico:

Tabla de funcionamiento:

Condiciones de operación:

SIMBOLO MIN MAX UNIDAD

VCC 4.25 5.25 V
VIH 2 V
VIL 0.8 V
IOH -0.4 mA
IOL 8 mA
TA 0 70 °C
Diseñando el circuito en Dsch2:

Creando el chip del circuito integrado 74ls283 añadiendo el VCC Y GND:

Creando el chip del circuito integrado 74ls283 añadiendo el VCC

Y GND:
Diseñando el Sumador/Restador
C) Diseñar un circuito que convierta un número binario natural (0-19)
en el correspondiente número en código BCD natural (2 dígitos:
unidades y decenas). Usar un bloque Full Adder de 4 bits como
base del diseño y puertas simples de ser necesario.

Para lograr el diseño del siguiente circuito, primero tenemos

que tener en cuenta la siguiente tabla.

Nº Natural BA
0 00000 0000 0000
1 00001 0000 0001
2 00010 0000 0010
3 00011 0000 0011
4 00100 0000 0100
5 00101 0000 0101
6 00110 0000 0110
7 00111 0000 0111
8 01000 0000 1000
9 01001 0000 1001
10 01010 0001 0000
11 01011 0001 0001
12 01100 0001 0010
13 01101 0001 0011
14 01110 0001 0100
15 01111 0001 0101
16 10000 0001 0110
17 10001 0001 0111
18 10010 0001 1000
19 10011 0001 1001

Entonces usando el sumador 74LS283 ya simulado en DSCH y

convertido a su respectivo símbolo el circuito para poder
convertir de natural a bcd queda de la siguiente forma:
Luego introducimos el 10 en binario el cual va a ser mostrado
en los dos displays utilizados en el circuito. Lo cual podremos
apreciar en la siguiente simulación.
E) Diseñar un COMPARADOR para dos números de 4 Bits en
binario natural A= A3 A2 A1 A0 y B = B3 B2 B1 B0. Usar UN
solo bloque sumador completo (FA) de 4 bits y puertas simples.

Haciendo las conexiones necesarias al integrado podemos

obtener el siguiente comparador para números de 4 bits con
compuertas NOT, OR, NOR y AND. Implementamos 3 leds en
 la salida de forma que uno nos indique si A>B, el otro si A=B y el
último si A<B.

De tal manera que podemos realizar la siguiente simulación,

respecto a la comparación con dos teclados Hexadecimales,

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity Comparador is
port(A,B: in std_logic_vector(3 downto 0);
mayor, menor, igual: out std_logic); --declaración
variables de salida
 END Comparador;
architecture situacion of Comparador is
begin
mayor <= '1' when (A>B)else '0'; --A > B, salida mayor a 1,
resto a 0
menor <= '1' when (A<B)else '0'; --A<B, salida menor a 1,
resto a 0
igual <= '1' when (A=B)else '0'; --A=B, salida igual a 1,
resto a 0

END situacion;
F) Convertir de BCD (2-4-2-1) conocido como AIKEN a BCD
natural. Usar un F.A. de 4 bits.

BCD 2-4-2-1 BCD natural

0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
1 0 1 1 0 1 0 1
1 1 0 0 0 1 1 0
1 1 0 1 0 1 1 1
1 1 1 0 1 0 0 0
1 1 1 1 1 0 0 1

Para esta simulación haremos que nuestro circuito detecte

los 1 del bit más a la izquierda y actúe como sumador, el
circuito hace que se le sume (-6) a la entrada para que se
convierta en código BCD natural.
Pero si en la entrada se detecta que el bit de la izquierda
es 0, entonces el número seguirá igual.
G)En la figura se tienen números AB (desde 0 hasta
99) en código BCD, y donde A = A3 A2 A1 A0
representa las decenas y B = B3 B2 B1 B0
representa las unidades.
Diseñar el circuito que convierta el número AB en
su equivalente número en binario natural N= N6
N5 N4 N3 N2 N1 N0 Emplear SOLO sumadores para
dicho diseño.