UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS

Fecha de Entrega: 04-05-2017

Nombre: ERICK PULE
Hazards and Glitches

Glitches (Problemas Técnicos) and Hazards (Peligros)

Introducción

Un peligro es una característica de un circuito; un fallo es un pulso no deseado que puede ocurrir
en un circuito con un peligro. Un circuito con un riesgo puede o no glitch. Como una analogía un
piso mojado en el supermercado es un peligro. No es un problema a menos que alguien se
resbala y cae lo que sería un problema técnico. El estado de un circuito y el patrón de valores de
entrada determina si un circuito con un peligro será problema técnico.

Glitch
Son impulsos cortos no deseados en la salida de un sistema digital antes de llegar a la estabilidad
de la salida deseada, producidos por los retardos que genera el sistema debido a la capacidad
de respuesta que presenta sus elementos en el tiempo.

Timing Hazards (Peligros de Sincronización/Tiempo)

El retardo de propagación de un sistema es el tiempo requerido para generar a la salida un estado

estable. Los Timing Hazards son las fluctuaciones que ocurren durante el periodo de transición;
en un sistema digital muchos caminos pueden conducir al mismo puerto de salida, y dado que el
retraso de cada ruta es diferente, las señales pueden propagarse al puerto de salida en diferentes
tiempos. Por esta razón antes de que el puerto de salida produzca un valor de estado
estacionario (estable)debió a ver pasado por fluctuaciones (incertidumbres) varias veces. (Ciletti,
2003)

Dichas fluctuaciones son uno o más impulsos cortos no deseados, a los cuales se los conoce
como GLITCHES. Se puede decir que un circuito tiene Timming Hazard si puede producir
“glitches” en su señal de salida resultante.

Tiempos involucrados en Hazards

Los peligros pueden ser estáticos o dinámicos. Los 4 tipos de peligros estáticos y dinámicos son:

Un peligro es estático cuando la salida debe permanecer inmutable, sino experimenta un impulso
no deseado. Un peligro es dinámico cuando la salida debe pasar por una transición suave, pero
cambia más de una vez antes de establecerse en el nuevo valor. (Ciletti, 2003)

Static Hazards, son condiciones en las que la salida de un circuito produce un glitch cuando
debe permanecer en un valor constante; existe la posibilidad de tener static hazards de 2 tipos:

 Static 1 Hazards Se produce cuando la salida debiendo mantenerse en un estado lógico

1 constante, el retardo de las compuertas causa un breve fallo (glitch) a 0L de la señal
de salida.
 Static 0 Hazards Se produce cuando la salida debiendo mantenerse en un estado lógico
0 constante, el retardo de las compuertas causa un breve fallo (glitch) a 1L de la señal
de salida.

Con frecuencia estos static hazards ocurren cuando una señal y su complemento
momentáneamente asumen el mismo valor.
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha de Entrega: 04-05-2017
Nombre: ERICK PULE
Dynamic Hazards, son condiciones en las que la salida de un circuito tiene la posibilidad de que
su salida cambie más de una vez como el resultado de una única transición de entrada;
generalmente se producen cuando una señal asume múltiples valores, o también puede ocurrir
cuando hay varios caminos con diferentes retardos. (Ciletti, 2003)

Solución a Hazards

Un circuito con un peligro no es un problema si se permite que los valores de salida para
establecerse a un estado estacionario antes de ser muestreado, se puede diseñar el circuito para
ser sincrónica con la adición de un reloj, los valores en un cambio de circuito síncrono de acuerdo
con una señal de reloj o de referencia. (Ciletti, 2003)

Los valores en el circuito se consideran válidos sólo al comienzo de un pulso de reloj. El tiempo
entre el inicio y el final de un pulso de reloj es suficiente para permitir que las salidas se depositen
en un estado estable. Sin embargo, incluso en cronometró circuitos síncronos a veces hay que
lidiar con entradas asíncronas (por ejemplo, el tipo D del flip-flop tiene entradas asíncronas para
preset y clear.)

Existe algunas formas de solucionar los TIMING HAZARDS son:

o Diseñar un circuito Hazard-free, agregar al circuito un término producto redundante para

eliminar el Timing Hazards, proveniente dicho término de la observación del mapa de
Karnaugh.
o Retraso del sistema mediante compuertas en cascada.
o Diseño sensible a los retrasos, de uso común, es el uso de puertas en cascada para generar
un retraso (generar un pulso de corta duración cuando la entrada a cambiado de ‘0’ a ‘1’).

Ejemplo:

sh<= (a and (not b)) or (b and c);

Para añadir a este circuito un retraso y eliminar el Timing Hazards mediante lo propuesto anterior
mente solamente se tendrá que crear una señal que ejecuta la siguiente acción:

pulse<= a and (not a);

o Esperar hasta que la señal se estabilice; un circuito puede cambiar dependiendo del cambio
de las diferentes señales, cuando se realiza una asignación se produce de forma inmediata,
puesto que no se ha especificado ningún retraso (el comportamiento puede ser alterado
mediante la opción, AFTER).

Ejemplo:

Señal<= valor AFTER tiempo;

Donde tiempo es un valor de tiempo indicado en us, ns, ms, etc.

Bibliografía

Ciletti, M. D. (2003). Advanced Digital Design with the Verilog HDL. Colorado : Colorado
Springs.