2.

Flip-Flops disparados
por Flanco
ING. EDGAR ANDRE MANZANO RAMOS
Flanco Positivo y Flanco Negativo

ELECTRÓNICA DIGITAL II 2
Flip-flop 𝑆-𝑅 disparado por flanco

ELECTRÓNICA DIGITAL II 3
Flip-flop 𝑆-𝑅 disparado por flanco
Entradas Salidas Comentarios
𝑺 𝑹 𝑪𝑳𝑲 𝑸𝒏+𝟏 𝑸𝒏+𝟏
0 0 X 𝑄𝑛 𝑄𝑛 No cambio
0 1 ↑ 0 1 RESET
1 0 ↑ 1 0 SET
1 1 ↑ ? ? No permitido

ELECTRÓNICA DIGITAL II 4
Flip-flop tipo 𝐷 disparado por flanco

ELECTRÓNICA DIGITAL II 5
Flip-flop tipo 𝐷 disparado por flanco

Entradas Salidas Comentarios

𝑫 𝑪𝑳𝑲 𝑸𝒏+𝟏 𝑸𝒏+𝟏
1 ↑ 1 0 SET
0 ↑ 0 1 RESET

ELECTRÓNICA DIGITAL II 6
Flip-flop 𝐽 – 𝐾 disparado por flanco

ELECTRÓNICA DIGITAL II 7
Flip-flop 𝐽 – 𝐾 disparado por flanco
Entradas Salidas Comentarios
𝑱 𝑲 𝑪𝑳𝑲 𝑸𝒏+𝟏 𝑸𝒏+𝟏
0 0 ↑ 𝑄𝑛 𝑄𝑛 No cambio
0 1 ↑ 0 1 RESET
1 0 ↑ 1 0 SET
1 1 ↑ 𝑄𝑛 𝑄𝑛 Basculación

ELECTRÓNICA DIGITAL II 8
Entradas asíncronas de inicialización y
borrado

ELECTRÓNICA DIGITAL II 9
Flip-flop tipo 𝑇

ELECTRÓNICA DIGITAL II 10
Flip-flop tipo 𝑇

Entradas Salidas Comentarios

𝑻 𝑪𝑳𝑲 𝑸𝒏+𝟏 𝑸𝒏+𝟏
0 ↑ 𝑄𝑛 𝑄𝑛 No cambio
1 ↑ 𝑄𝑛 𝑄𝑛 Basculación

ELECTRÓNICA DIGITAL II 11
Ecuaciones características:
 Flip-flop tipo 𝐷:
𝑄𝑛+1 = 𝐷
 Flip-flop tipo 𝐽 − 𝐾:
ഥ 𝑛
𝑄𝑛+1 = 𝐽𝑄𝑛 + 𝐾𝑄
 Flip-flop tipo 𝑇:
ത 𝑛
𝑄𝑛+1 = 𝑇 ⊕ 𝑄 = 𝑇𝑄𝑛 + 𝑇𝑄

ELECTRÓNICA DIGITAL II 12
Problema 1
En la Figura 7.75 se muestran dos flip-flops S-R disparados por flanco. Si las entradas son las que
se indican, dibujar la salida Q de cada flip-flop en función de la señal de reloj y explicar la
diferencia entre los dos. Los flip-flops se encuentran inicialmente en estado RESET.

ELECTRÓNICA DIGITAL II 13
Problema 2
Dibujar la salida Q en función del reloj para un flip-flop D cuyas entradas son las que se
muestran en la Figura 7.77. Suponer disparo por flanco positivo y que Q se encuentra
inicialmente a nivel BAJO.

ELECTRÓNICA DIGITAL II 14
Problema 3
Para un flip-flop J-K disparado por flanco positivo cuyas entradas son las que se muestran en la
Figura 7.79, determinar la salida Q en función del reloj. Suponer que, inicialmente, Q está a nivel
BAJO.

ELECTRÓNICA DIGITAL II 15
Problema 4
Determinar la salida Q en función del reloj si las señales que se muestran en la Figura 7.81 se
aplican a las entradas de un flip-flop J-K. Suponer que Q se encuentra inicialmente a nivel BAJO.

ELECTRÓNICA DIGITAL II 16
Problema 5
Se aplican los siguientes datos serie a un flip-flop a través de puertas AND, como se indica en la
Figura 7.83. Determinar los datos serie resultantes que aparecen en la salida Q. Hay un impulso
de reloj por cada periodo de bit. Suponer que, inicialmente, Q es 0 y, 𝑃𝑅𝐸 y 𝐶𝐿𝐸𝐴𝑅 están a
nivel ALTO. Los bits de más a la derecha son los primeros que se aplican.

ELECTRÓNICA DIGITAL II 17
Características de Operación de los
Flip-flops
Retardo de Propagación entre el reloj y la salida:

ELECTRÓNICA DIGITAL II 18
Características de Operación de los
Flip-flops
Retardo de Propagación entre la entrada de inicialización y la salida y entre la entrada de
borrado y la salida:

ELECTRÓNICA DIGITAL II 19
Características de Operación de los
Flip-flops
Tiempo de establecimiento:

ELECTRÓNICA DIGITAL II 20
Características de Operación de los
Flip-flops
Tiempo de mantenimiento:

ELECTRÓNICA DIGITAL II 21