ORGANISASI MEMORI: CACHE MEMORY

Cache adalah memori berukuran kecil berkecepatan tinggi yang terletak antara prosesor
dan memori utama, seperti pada gambar 5.1(b). Cache merupakan komponen yang
paling cepat dalam hirarki memori. Cache dapat dipandang sebagai memori penyangga
untuk memori utama, sehingga cache M1 dan memori utama M2 membentuk hirarki dua
tingkat. Cache bersama mengelola sistem tiga tingkat Gambar 5.1(b) sebagai hirarki dua
tingkat (M1, M2) dan (M2, M3) yang independen. Sistem main-secondary (M2, M3)
diorganisasikan sebagai sistem virtual memory. Sistem cache-main-memory (M1, M2)
diorganisasikan dengan cara serupa, oleh sebab itu (M1, M2) memiliki beberapa sifat
sistem virtual memory.

Cache digunakan untuk mengurangi waktu efektif yang diperlukan oleh prosesor untuk
mengakses alamat, instruksi, atau data yang terletak di dalam memori utama.
Translation lookaside buffer (TLB) yang dijumpai pada unit segmentasi dan paging adalah
address cache fungsi khusus yang dirancang untuk menyimpan segmen table atau page
table. TLB semata-mata digunakan oleh operating system dalam perannya sebagai
manajer subsistem virtual memory. Istilah cache dicadangkan untuk memori penyangga
serba guna yang dirancang untuk menyimpan instruksi atau data yang berkaitan dengan
eksekusi seluruh tipe program.

Sasaran kinerja dengan penambahan cache memory pada komputer adalah menciptakan
waktu akses memori rata-rata tA dipandang oleh prosesor sedekat mungkin dengan cache
tA1. Untuk mencapai ini, persentase tinggi seluruh acuan ke memori harus dipenuhi oleh
cache, dalam hal ini hit ratio cache harus mendekati 1. Hal ini dimungkinkan karena sifat
locality-of-refference program. Dalam sejarah, virtual memory lebih dahulu dari cache
memory. Banyak teknik-teknik yang dirancang untuk manajemen virtual memory
diterapkan pada sistem cache dan menstimulasi pengembangannya.

Terdapat beberapa perbedaan penting antara hirarki cache-main-memory (M1, M2)

dengan main-secondary-memory (M2, M3), perbedan ini dirangkum dalam Tabel 5.1.
Karena lebih tinggi dalam hirarki memori, fungsi pasangan (M1, M2) berada pada
kecepatan yang lebih tinggi dari pada (M2, M3). Rasio waktu akses tipikal tAi/tAi-1 biasanya
5 atau lebih kecil, sementara tA3/tA2 biasanya 1000 atau lebih.

Dengan adanya perbedaan dalam kecepatan operasi ini (M1, M2) dikelola oleh rangkaian
lojik kecepatan tinggi atau firmware, bukan dengan rutin perangkat lunak (software).
Sedangkan (M2, M3) sebagain besar dikontrol oleh program dalam operating system.
Apabila hirarki (M2, M3) transparan terhadap pemrogram aplikasi tetapi visibel terhadap
pemrogram sistem, (M1, M2) transparan terhadap keduanya. Gambar 5.9 menunjukkan
jalur lojik data path dalam sistem cache. Dari sini, cache juga disebut dengan lookaside
memory.

1
Tabel 5.1 Perbedaan utama hirarki cache-main-memory dengan main-secondary-
memory

Hirarki dua tingkat Cache-main memory Main-secondary-memory

(Mi-1, Mi) (M1, M2) (M2, M3)
Rasio waktu akses
5/1 1000/1
tipikal tAi/tAi-1
Sistem manajemen Dimplementasikan Sebagian besar
memori dengan diimplementasikan
perangkat keras khusus menggunakan perangkat lunak
Ukuran page tipikal 4 sampai 128 byte 64 sampai 4096 byte
Akses prosesor ke memiliki akses langsung
Seluruh akses ke M3 melalui
tingkat ke M2
M2
kedua Mi

Cache
M1
Main
Memory
Prosesor M2
(CPU)

Gambar 5.9 Aliran data dalam sistem yang menggunakan cache.