Modelo de arquitectura Von Neumann

Las computadoras está formada por una estructura que data de los años 40 pero que aún sigue en
la mayoría de las PC’s de la actualidad, nos referimos a la arquitectura Von Neumann, se refiere a
las arquitecturas de computadoras que utilizan el mismo dispositivo de almacenamiento tanto para
las instrucciones como para los datos (a diferencia de la arquitectura Harvard). El término se acuñó
en el documento First Draft of a Report on the EDVAC (1945), escrito por el conocido matemático
John Von Neumann, que propuso el concepto de programa almacenado. Dicho documento fue
redactado en vistas a la construcción del sucesor de la computadora ENIAC.
En el presente se sigue utilizando esta estructura solo con algunas modificaciones.

Los ordenadores con arquitectura Von Neumann constan de las siguientes partes:
Modelo de arquitectura Von Neumann

Las computadoras está formada por una estructura que data de los años 40 pero que aún sigue en
la mayoría de las PC’s de la actualidad, nos referimos a la arquitectura Von Neumann, se refiere a
las arquitecturas de computadoras que utilizan el mismo dispositivo de almacenamiento tanto para
las instrucciones como para los datos (a diferencia de la arquitectura Harvard). El término se acuñó
en el documento First Draft of a Report on the EDVAC (1945), escrito por el conocido matemático
John Von Neumann, que propuso el concepto de programa almacenado. Dicho documento fue
redactado en vistas a la construcción del sucesor de la computadora ENIAC.
En el presente se sigue utilizando esta estructura solo con algunas modificaciones.

Los ordenadores con arquitectura Von Neumann constan de las siguientes partes:

La unidad aritmético-lógica o ALU, la unidad de control, la memoria, un dispositivo de entrada/salida

y el bus de datos que proporciona un medio de transporte de los datos entre las distintas partes.

Un ordenador con arquitectura Von Neumann realiza o emula los siguientes pasos secuencialmente:

1) Obtiene la siguiente instrucción desde la memoria en la dirección indicada por el contador de

programa y la guarda en el registro de instrucción.

2) Aumenta el contador de programa en la longitud de la instrucción para apuntar a la siguiente.

3) Descodifica la instrucción mediante la unidad de control. Esta se encarga de coordinar el resto de

componentes del ordenador para realizar una función determinada.

4) Se ejecuta la instrucción. Esta puede cambiar el valor del contador del programa, permitiendo
así operaciones repetitivas. El contador puede cambiar también cuando se cumpla una cierta
condición aritmética, haciendo que el ordenador pueda “tomar decisiones”, que pueden alcanzar
cualquier grado de complejidad, mediante la aritmética y lógica anteriores.

5) Vuelve al paso N° 1.

La arquitectura Von Neumann describe un computador con 4 secciones principales: la

unidad lógica y aritmética (ALU), la unidad de control, la memoria, y los dispositivos de entrada y
La unidad aritmético-lógica o ALU, la unidad de control, la memoria, un dispositivo de entrada/salida
y el bus de datos que proporciona un medio de transporte de los datos entre las distintas partes.

Un ordenador con arquitectura Von Neumann realiza o emula los siguientes pasos secuencialmente:

1) Obtiene la siguiente instrucción desde la memoria en la dirección indicada por el contador de

programa y la guarda en el registro de instrucción.

2) Aumenta el contador de programa en la longitud de la instrucción para apuntar a la siguiente.

3) Descodifica la instrucción mediante la unidad de control. Esta se encarga de coordinar el resto de

componentes del ordenador para realizar una función determinada.

4) Se ejecuta la instrucción. Esta puede cambiar el valor del contador del programa, permitiendo
así operaciones repetitivas. El contador puede cambiar también cuando se cumpla una cierta
condición aritmética, haciendo que el ordenador pueda “tomar decisiones”, que pueden alcanzar
cualquier grado de complejidad, mediante la aritmética y lógica anteriores.

5) Vuelve al paso N° 1.

La arquitectura Von Neumann describe un computador con 4 secciones principales: la

unidad lógica y aritmética (ALU), la unidad de control, la memoria, y los dispositivos de entrada y
salida (E/S). Estas partes están interconectadas por un conjunto de cables, un enlace común. En este
sistema, la memoria es una secuencia de celdas de almacenamiento numeradas, donde cada una es
un bit, o unidad de información. La instrucción es la información necesaria para realizar, lo que se
desea, con la computadora. Las «celdas» contienen datos que se necesitan para llevar a cabo las
instrucciones, con la computadora. En general, la memoria puede ser rescrita varios millones de
veces.

El tamaño de cada celda y el número de celdas varía mucho de computadora a

computadora, y las tecnologías empleadas para la memoria han cambiado bastante; van desde los
relés electromecánicos, tubos llenos de mercurio en los que se formaban los pulsos
acústicos, matrices de imanes permanentes, transistores individuales a circuitos integrados con
millones de celdas en un solo chip. Con los circuitos electrónicos se simula las operaciones lógicas y
aritméticas, se pueden diseñar circuitos para que realicen cualquier forma de operación.
 Características

Su principal característica radica en que en el dispositivo computarizado solo existe un canal para
acceder a la memoria FLASH y a la RAM desde la CPU, es decir, el bus de datos, de dirección y de
control es compartido entre estas dos memorias lo que limita el acceso a ellas, pues a pesar de ser
memorias de diferente tipo solo se puede leer o escribir una a una.

 Se caracteriza por que el programa que ejecuta el sistema informático está almacenado
internamente.
 Los programas se guardan en forma numérica (números binarios), al contrario de aquella
época en la que se usaban tarjetas perforadas.
 Las operaciones son básicas, tales como sumas, restas u operaciones lógicas.
 Utiliza el mismo dispositivo para almacenamiento tanto de las instrucciones como para los
datos, a diferencia de la Arquitectura de Harvad
 El procesador posee una distribución modular y jerarquizada de sus elementos internos, lo
cual permite una comunicación más fácil entre los mismos.
 La base de funcionamiento del ordenador consiste en la extracción sucesiva de
instrucciones de la memoria, interpretación de las mismas, extracción de memoria de los
datos implicados en la operación, envío al ALU.
 Aún se usa en la arquitectura de los computadores actuales.
 Uso más eficiente de la memoria, con menos operaciones y más flexibles.
 Más simple arquitectónicamente.

Ventajas

 Uso más eficiente de la memoria.

 Más simple arquitectónicamente.

Desventajas

 La limitación de la velocidad de operación a causa del bus único para datos e instrucciones
que no deja acceder simultáneamente a unos y otras, lo cual impide superponer ambos
tiempos de acceso.

Modelo de arquitectura Harvard

En el mismo tiempo que ENIAC, Howard Aiken construyó en Harvard un computador

electromagnético llamado Mark-I, a la cual le sigue una con relés nombrado Mark-II y un par de
máquinas con tubos al vacío, la Mark-III y
Mark-IV. Estas últimas fueron construidas
después de las primeras máquinas de
programa almacenado; el término
Arquitectura de Harvard fue acuñado para
describir este tipo de máquina con memorias
diferentes para procesar datos e
instrucciones.
 Una de las memorias contiene solamente las instrucciones del programa(memoria del
programa), y la otra sólo almacena datos (memoria de datos),cada una con su propio bus de
comunicación.

Existen dos buses en esta arquitectura, el de control y de instrucciones; ambos buses son
totalmente independientes, lo que permite que la UCP pueda acceder de forma independiente y
simultánea a la memoria de datos y a la de instrucciones. La longitud de los datos y las instrucciones
puede ser distinta, lo que optimiza el uso de la memoria general.

Además de los buses independientes, la UCP puede acceder a los daros para completar la
ejecución de una instrucción, y al mismo tiempo leer la siguiente instrucción a ejecutar.

La optimización de la memoria caché es un tema muy importante para el diseño de una

computadora; ésta es una memoria de gran velocidad para guardar datos que el procesador
necesita, haciendo que el rendimiento sea mucho mayor. La arquitectura de Harvard ofrece una
solución particular para este problema. Gracias a la utilidad de guardar instrucciones datos en
cachés separadas, se mejora este inconveniente, pero por otro lado, tiene el inconveniente de tener
que dividir la cantidad de caché entre los dos, por lo que funciona mejor sólo cuando la frecuencia
de lectura de instrucciones y de datos es aproximadamente la misma. Ésta arquitectura suele usarse
en procesadores de señal digital, usados habitualmente en productos para procesamiento de audio
y video.

Características

 Su principal característica era que usaba una memoria de programa (papel perforado), otra
para almacenar los datos (interruptores) y cada una usaba su propio canal de comunicación.
Separando de esta manera los buses de comunicación entre la memoria de programa y de
datos, se puede lograr acceder en el mismo instante de tiempo a la memoria RAM y ROM.
 Funcionaban con memorias separadas para procesar instrucciones y datos, a diferencia de
la arquitectura Von Neumann.
 Disminuye el cuello de botella en el acceso de memoria.
 Controladores embebidos, RAM para los datos y ROM para las instrucciones.
 El tiempo de acceso a las instrucciones puede superponerse con el de los datos, logrando
una mayor velocidad en cada operación.
 Instrucciones y datos de distinto largo. El tamaño de las instrucciones no está relacionado
con el de los datos, y por lo tanto puede ser optimizado para que cualquier instrucción
ocupe una sola posición de memoria de programa, logrando así mayor velocidad y menor
longitud de programa.
 La ventaja del uso de esta arquitectura es cuando la frecuencia de lectura de las
instrucciones y los datos es aproximadamente la misma.
 Esta escritura se usa principalmente en procesadores de señales digitales como audio y
video.

Ventajas

 Instrucciones y datos de distinto largo.

 Memorias de distinto tamaño de bits de direccionamiento distintos.

Desventajas

 Cuando solo hay una memoria cache la divide en dos disminuyendo el rendimiento en caso
de que las instrucciones o los datos no tenga el mismo espacio.
Microchip
Producto Programa Bytes Velocida # Total Max 8 Bit Max 16 Bit UAR SP I2C
Memoria de d máxima de temporizadores temporizadores T I
KB RAM de la CPU canales digitales digitales
A/D
AT80C51RD2 0 1 60 MHz 0 0 0 1 1 0
PIC10F200 0.375 16 4 MHz 0 1 0 0 0 0
PIC12F1501 1.75 64 20 MHz 4 2 1 0 0 0
PIC16F1454 14 1024 48 MHz 0 1 1 1 1 1
PIC18F1220 4 256 40 MHz 7 1 3 1 0 0

Atmel Corpotation
Descripción
Dispositivo
AT32UC3L016 32 bits Atmel®AVR® microcontrolador, 16KB Flash, de 48 pines, Módulo CAT, la
protección del código FlashVault

AT32UC3L032 32 bits Atmel®AVR® microcontrolador, 32 KB Flash, de 48 pines, Módulo CAT, la

protección del código FlashVault

AT32UC3L064 32 bits Atmel®AVR® microcontrolador, 64KB Flash, de 48 pines, Módulo CAT, la

protección del código FlashVault

AT32UC3L0128 32 bits Atmel® AVR® microcontrolador, 128KB Flash, de 48 pines, Módulo CAT, la
protección del código FlashVault

AT32UC3L0256 32 bits Atmel® AVR® microcontrolador, 256KB Flash, de 48 pines, Módulo CAT, la
protección del código FlashVault
Intel

Dispositivo Características
Intel® Quark™ Caché de 8 KB
2.0–3.3 V de voltaje de funcionamiento
D2000 Velocidad de reloj de 32 MHz
Administración de potencia optimizada y baja potencia de la batería
SRAM de 8 KB, flash de instrucción de 32 KB, flash OTP de 8 KB y flash de
datos de 4 KB
Interfaz de software para el microcontrolador Intel® Quark™ (Intel® QMSI)
Intel® System Studio para SDK de microcontroladores

Intel® Quark™ SE Caché de 8 KB

1.8–3.3 V de voltaje de funcionamiento
C1000 Velocidad de reloj de 32 MHz
Administración de potencia optimizada y baja potencia de la batería
SRAM de 80 KB, flash integrado de 384 KB y OTP de 8 KB
Interfaz de software para el microcontrolador Intel® Quark™ (Intel® QMSI)
Intel® System Studio para SDK de microcontroladores

Caché de 8 KB
Intel® Quark™ Voltaje de funcionamiento de 1,6 V - 3,6 V
D1000 Velocidad de reloj de 32 MHz
Flash de instrucción de 32 KB, flash de datos de 4 KB, SRAM de 8 KB