LAPORAN LABORATORIUM

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

PERCOBAAN 15
SYNCHRONOUS COUNTER

NAMA PRAKTIKAN : CHRIST GEOFANY

NAMA REKAN KERJA
KELAS/KELOMPOK
TGL. PELAKSANAAN PRAKTIKUM
TGL. PENYERAHAN LAPORAN
:1. RENNY SULISTYAWATI
2. SATYA FANNY
: TT 3C/4
: 20 NOVEMBER 2017
: 26 NOVEMBER 2017

JURUSAN TEKNIK ELEKTRO

PROGRAM STUDI TEKNIK TELEKOMUNIKASI
POLITEKNIK NEGERI JAKARTA
 DAFTAR ISI

PERCOBAAN 15
SYNCHRONOUS COUNTER
1 TUJUAN............................................................................................................................. 3
2 DASAR TEORI .................................................................................................................. 3
3 ALAT-ALAT YANG DIGUNAKAN................................................................................ 6
4 LANGKAH-LANGKAH PERCOBAAN .......................................................................... 6
5PERTANYAAN DAN TUGAS...........................................................................................7

6 DATA HASIL PERCOBAAN............................................................................................7

7 ANALISA & PEMBAHASAN.........................................................................................10

8 KESIMPULAN.................................................................................................................10

9 DAFTAR PUSTAKA ....................................................................................................... 10

 PERCOBAAN 15
SYNCHRONOUS COUNTER

1. TUJUAN

Mengetahui cara perancangan dan merealisasikan synchronous counter (counter

sinkron).
Dapat merangkai synchronous counter dengan menggunakan IC 7476.
Membuat rangkaian aplikasi synchronous counter.

2. DASAR TEORI
Counter merupakan aplikasi dari flip-flop yang mempunyai fungsi menhitung.
Proses penghitungan yang dilakukan counter secara sekuensial, baik menghitung naik
(up counting) maupun turun (down counting). Sedangkan hitungannya bisa teratur
maupun acak, tergantung kebutuhan.

Synchronous Counter (counter sinkron)

Pemasangan pulsa clock synchronous counter diberikan secara pararel pada setiap
flip-flop, sehingga masing-masing flip-flop mengalami picuan serempak tidak
menunggu pulsa clock dari flip-flop sebelumnya.
Gambar 2.1 merupakan synchronous counter moduluis 4, dimana JK-FF difungsikan
sebagai T-FF.

Gambar 2.1. Rangkaian Counter sinkron modulud 4 menggunakan IC 7476, JK-FF

Pada praktikum ini akan diamati counter sinkron, dimana pulsa clock diberikan
pada masing-masing input clock flip-floppenyusunnya secara serentak. Sehingga
apabila ada transisi pulsa dari sumber, akan men-trigger seluruh flip-flop secara
bersama-sama dan kondisi output tergantung dari input J dan K, karena input
asinkronnya tidak aktifkan.
Gambar 2.2. dan tabel 2.1. menunjukkan bentuk pulsa output rangkaian Counter
sinkron modulus 8 yang terjadi pada masing-masing flip-flop. Dari gambar terlihat
bahwa perubahan output terjadi pada perubahan pulsa menuju negative, bila
syaratnyaa dipenuhi.

Perancangan synchronous counter

Langkah-langkah dalam perancangan synchronous counter adalah sebagai berikut :
Menentukan Output Counter yang diinginkan.
Output Counter dapat menghitung naik (up counting), turun (down counting).
Sedangkan hitungannya bisa teratur ataupun acak, tergantung kebutuhan. Misal
Output Synchronous Counter Modulus 8 adalah : 0, 1, 2, 3, 4, 5, 6, 7, 0.
Menentukan jenis flip-flop yang digunakan
Jenis flip-flop yang biasa digunakan adalah D-FF dan JK-FF, dimana masing-
masing flip-flkop mempunyai tabel eksitasi seperti pada tabel 2.2. dan tabel
2.3.
 Untuk Synchronous Counter Modulus 8 membutuhkan 3 buah flip-flop.

Menentukan input masing-masing Flip-Flop

Dengan bantuan K-MAP dan tabel eksitasi menentukan persamaan input
masing-masing flip-flop tersebut.
3. ALAT-ALAT YANG DIPERGUNAKAN
No. Alat-alat dan komponen Jumlah
1 IC 7400 (Quad 2 input NAND Gate) 1
IC 7408 (Quad 2 input AND Gate) 1
IC 7476 (Dual JK FF) 2
2 Power Supply 1
3 Function Generator 1
4 Logic Probe 1
5 Protoboard 1
6 Resistor 220 3
7 LED 3
8 Kabel Banana to banana 4
9 Kabel-kabel penghubung Secukupnya

4. LANGKAH-LANGKAH PERCOBAAN
Langkah-langkah dalam melakukan percobaan adalah sebagai berikut :
1. Buatlah rangkaian synchronous counter modulus 8 seperti gambar 4.2.
 2. Hubungkan input clock ke function generator, amati keluaaran setiap JK-FF catat
hasilnya pada tabel 6.1.
3. Buatlah rangkaian Random Counter (counter acak). Kemudian catat hasilnya
pada tabel 6.2.

5. PERTANYAAN DAN TUGAS

1. Pada angka berapa counter mengalami recycle? Jelaskanlah kenapa hal tersebut
bisa terjadi!
Jawab: pada saat modulus yang dirancang menunjukan decimal terakhirnya.
Maka biner dan decimalnya akan diulang kembali dari awal.
2. Rancanglah dan jelaskan langkah-langkah perancangan rangkaian counter acak!
Jawab : langkah-langkah untuk merancang counter acak sebagai berikut
Menentukan Output counter yang dibuat
Pada percobaan ini akan dibuat counter acak yang menampilkan output :
1, 3, 5, 7, 1, 3, 5,....
Jenis flip-flop yang digunakan adalah JK-FF
Menentukan input masing-masing flip-flop dengan bantuan K-MAP.

Setelah mengetahui input masing-masing flip-flop gambarkan

rangkaiannya
 3. Buatlah kesimpulan dari percobaan ini!
Jawab:
Pada synchronous counter semua input clock pada flip-flop diberikan
secara bersamaan tidak menunggu pulsa clock dari flip-flop sebelumnya.
Setiap output dari masing-masing flip-flop akan memberikan output
secara bersamaan dalam setiap pulsa clock.
Fungsi dari pemakaian gerbang logika adalah untuk mendapatkan
masukan yang sesuai/diharapkan
Selain untuk menghitung secara acak, asynchronous counter juga dapat
menghitung secara acak

6. DATA HASIL PERCOBAAN

Tabel 6.1 Synchronous Counter Modulus 8
No INPUT OUTPUT
CLOCK Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
9 0 0 1

Tabel 6.2. Random Counter 1, 3, 5, 7, 1, 3, ....

No INPUT OUTPUT
CLOCK Q2 Q1 Q0
1 0 1 1
2 1 0 1
3 1 1 1
4 0 0 1
5 1 1 1
6 1 0 1
7 1 1 1
DATA ASLI
 Gambar Rangkaian Untuk Tabel 6.2. Synchronous Random Counter 1, 3, 5, 7

7. ANALISA DAN PEMBAHASAN

Pada percobaan pertama merupakan synchronous counter modulus 8. Output yang
dihasilkan adalah berurutan dari 0, 1, 2, 3, 4, 5, 6, 7 dan kembali lagi ke 0, 1, dan
begitu setrusnya. Clock diberikan secara pararel pada setiap flip-flop, sehingga
masing-masing flip-flop ditrigger berssamaan.
Pada percobaan kedua merancang random counter dengan output 1, 3, 5, 7 dan
kembali lagi dari 1, 3, dan seterusnya. Pada percobaan synchronous ini menggukan 3
buah flip-flop.

8. KESIMPULAN

Pada synchronous counter semua input clock pada flip-flop diberikan

secara bersamaan tidak menunggu pulsa clock dari flip-flop sebelumnya.
Setiap output dari masing-masing flip-flop akan memberikan output
secara bersamaan dalam setiap pulsa clock.
Fungsi dari pemakaian gerbang logika adalah untuk mendapatkan
masukan yang sesuai/diharapkan
Selain untuk menghitung secara acak, asynchronous counter juga dapat
menghitung secara acak.

9. DAFTAR PUSTAKA
Nixon, Benny. Laboratorium Digital 2. Program Studi Teknik Telekomunikasi
Politeknik Negeri Jakarta, 2008.