BOLETIN 6: Anlisis y diseo de circuitos

secuenciales

Problemas bsicos

P1. Obtenga:
a) Los biestables D y T a partir del biestable JK.
b) El biestable JK a partir del D.

P2. Para las secuencias de entrada de la figura, encuentre la forma de onda de salida para el caso de
un biestable JK disparado por flanco negativo. Idem para el caso de ser disparado por flanco
positivo.

CLK

P3. Analice el circuito de la figura.

0
Y 0
0 D 1
& T1 q1 J2 q2 >1 E 2 &
1 1 C
q1 q2 3
K2
X
CLK
D3 q 3
q1 >1
q2 Z
q3

P4. Un circuito secuencial sncrono se ha obtenido de acuerdo con el esquema de la figura.

Correspondera este circuito a la estructura general de los circuito secuencial sncrono?.
Analcelo hasta obtener su tabla de estados. (La ROM ha sido programada de acuerdo con la tabla

Departamento de Tecnologa Electrnica Universidad de Sevilla

 adjunta, donde $ representa posicin y [$] su contenido).
$ [$]
X A0 d0 Z
d1 0 A
A1
1 B
A2 d2 6
2
A3 d3 3 8
ROM 6
4
5 C
q3 D3 6 7
q3 7 6
8 4
q2 D2 9 7
A D
q2 1
B
q1 D1 C 8
D 4
q1 A
E
F 9
CLK

P5. Analice el circuito secuencial sncrono de la figura, sabiendo que la tabla de transicin del biestable
MP es la que aparece en la misma. Disee un biestable MP a partir de un JK y puertas.

M q M P q(t+1)

X >1 0 0 q(t)
P 0 1 q(t)
1 0 q(t)
1 1 1

P6. Analice el circuito de la figura. Encuentre la forma de onda de la salida para la secuencia de
entradas dada.

X >1
D1 q1
Y
q1 &
>1
Z

J2 q2

K2 q2

CLK

CLK

Departamento de Tecnologa Electrnica Universidad de Sevilla

P7. Para el circuito de la figura, dibuje la forma de onda de la salida para las secuencias que se
muestran. Suponga que el sistema parte del estado (q1,q2,q3)=(0,0,0).
Y 1
1 Y
PR CL
PR CL q2
1 J1 q1 >1 0 D2
1 q2
1 K1 q1
&
CLK2 Z
X
Y 1
Y
CLK1
PR CL
q3
D3
q3

CLK2

CLK1

CLK2

P8. Analice el circuito de la figura donde los biestables son disparados por flanco y obtenga la
secuencia que genera partiendo del estado inicial q1q2q3q4 = 1000.

q1 q2 q3 q4

D1 q1 D2 q2 D3 q3 D4 q4

CLK
=1

Este circuito posee bloqueo. Usando puertas lgicas, modifique el circuito (aadiendo lo necesario)
de forma que se evite el bloqueo:
1. utilizando las seales asncronas de los biestables (no mostradas en la figura)
2. sin utilizar las seales asncronas de los biestables.
Qu ocurrira en el caso de que los biestables fuesen disparados por nivel?
P9. Construya la tabla de estados para una mquina de Mealy con una entrada X y una salida Z, que
detecte la llegada de tres ceros o tres unos consecutivos, dando una salida Z=1 coincidiendo con
la aparicin del tercer bit.

Departamento de Tecnologa Electrnica Universidad de Sevilla

P10.Construya el diagrama de transicin de estados simplificado de un autmata de Mealy con dos
entradas X,Y y una salida Z que cumpla las siguientes caractersticas:
a) cuando X pasa de 1 a 0, Z=1
b) cuando Y pasa de 1 a 0, Z=0
c) en otro caso Z no cambia de valor.
X,Y no pueden valer simultneamente 1. De un ciclo al siguiente, slo puede cambiar una variable
de entrada, no las dos a la vez.

P11. Un sistema recibe secuencialmente datos de 1 bit a travs de su entrada X. Disee un circuito que
de salida Z=1 cuando se haya recibido x=1 durante tres o ms intervalos de reloj consecutivos. De
dos diseos alternativos: a) como autmata de Moore b) como autmata de Mealy. Discuta
ventajas e inconvenientes de ambos diseos.

P12.Por una lnea se envan (bit a bit) grupos de cuatro bits, correspondientes a nmeros BCD. Se
desea detectar el envo del nmero 5. Disee un circuito de Mealy que lo realice.
Nota: el primer bit del grupo es el menos significativo.

P13.Obtenga el diagrama de estados de un circuito con dos entradas, X e Y, que de salida Z=1 cuando
en los cuatro ltimos ciclos de reloj, las entradas hayan sido 11, 01, 01, 11.

P14.Disee un chequeador de paridad para caracteres de 4 bits. El circuito recibir, partiendo de un

estado inicial, 4 bits en serie por una lnea de entrada, X; coincidiendo con el cuarto bit, la salida
del circuito ser 1, si y solo si el nmero total de unos recibidos ha sido par. Tras la recepcin del
cuarto bit, el circuito volver a aceptar en la entrada un nuevo carcter de 4 bits. Utilice en el diseo
biestables D.

P15.Disee un circuito secuencial sncrono que reciba una entrada X y produzca una salida Z=1,
despus de que haya recibido las secuencias de entrada 0, 0, 1 1, 0, 0. Comience el diseo por
un estado de reset.

P16.Disee un autmata de Mealy con dos entradas X, Y y una salida Z cuyo funcionamiento sea el
siguiente:
a) si XY = 00, entonces Z = 0.
b) si XY = 11, despus de que las entradas hayan sido durante dos ciclos de reloj XY = 01, entonces
Z = 1.
En el resto de los casos se mantiene la salida.
Nota: en cada ciclo slo puede cambiar una variable de entrada, no las dos a la vez.

P17.Un circuito secuencial tiene dos entradas y dos salidas.Las entradas (X1,X2), representan un
nmero en binario natural de dos bits, N. Si el valor presente de N es mayor que el valor
inmediatamente anterior, entonces, Z1 = 1. Si dicho valor es menor, entonces la salida Z2 = 1. En
cualquier otro caso, Z1 = Z2 = 0. Se pide:
1) Escribir la tabla de transicin correspondiente del circuito, como autmata de Mealy.
2) Disee el circuito con biestables JK disparados por flanco negativo de la seal de reloj.
3) Repita el diseo utilizando una ROM y biestables D.
4) Cuntos estados tendra el circuito como autmata de Moore?

P18.Muestre la tabla de estados mnima de una mquina secuencial sncrona con una entrada X y una
salida Z que opera de la siguiente forma: cuando se detecta la llegada de 110 (primero 1, despus
1, despus 0), Z se pone a 1, manteniendo este valor hasta detectar la secuencia 010, en cuyo
caso Z pasa a tomar valor 0 manteniendo este valor hasta que llegue una nueva secuencia 110.

Departamento de Tecnologa Electrnica Universidad de Sevilla

P19. En un osciloscopio se observa el siguiente comportamiento:

Ck

q1

q2

Za

Zb

Realice el circuito con biestables T y puertas NAND.

P20.Se desean obtener 4 seales Z1, Z2, Z3, Z4 a partir de una seal de reloj CLK disponible en un
determinado sistema. Realice el circuito correspondiente utilizando exclusivamente:
2 biestables JK, un DEC 2:4 y 4 puertas AND.

CLK
Z1

Z2

Z3

Z4

P21.Por una lnea X se recibe, bit a bit, un nmero binario N, empezando por el menos significativo.
a) Obtenga la tabla de estados mnima correspondiente al circuito que permite generar una nica
salida Z con el valor Z = 2*N.
b) Repita el apartado a) para obtener Z = 3*N
(Obsrvese que 3*N = 2*N + N = N + N + N).
Comience por un estado de reset. No tenga en cuenta cundo acaba N.

P22.Se pretende disear el circuito secuencial MON que tiene por objeto monitorizar las condiciones
de salud de un paciente en la cama de un hospital. La entrada de MON es un nmero binario n
entre 1 y 7 que indica la situacin del paciente. Los valores que indican un estado normal del
paciente son 3, 4 y 5. El circuito tiene una seal CL, que lo lleva al estado inicial. Cada 5 segundos
se manda un valor de n a MON. Si n se encuentra por debajo de 3 por encima de 5 en dos o ms
ocasiones, la mquina debe activar una alarma. Cuando el A.T.S. de guardia ve activada la alarma
debe administrar un medicamento y, posteriormente, inicializar el circuito.
Disee el circuito MON usando biestables JK y puertas NOR.

P23.Analice el circuito de la figura. Se pretende redisearlo utilizando biestables de tipo T y puertas

NAND. Qu tipo de biestable T debe ser elegido para que el nuevo circuito opere exactamente

Departamento de Tecnologa Electrnica Universidad de Sevilla

 como el de la figura?. Obtenga ese nuevo circuito.

X2
1
>1
1
PR CL
PR CL J2 q2 &
J1 q1 Z

X1 K2 q2
K 1 q1 >1

=1

Problemas complementarios

P24.Obtenga los biestables JK y T a partir de un biestable D.

P25.Obtenga los biestables JK, T y D a partir del biestable RS.

P26.Obtenga los biestables JK y D a partir del biestable T.

P27.a) Encuentre la forma de onda de salida de un biestable RS MASTER-SLAVE para la siguiente

secuencia de entrada:

CLK

b) Cmo sera la onda de salida si se tratara de un RS disparado por flanco descendente (nega-
tivo)?
c) Idem para flanco positivo.

P28.Analice el circuito de la figura.

1 J1 q1 &
1 K1 X
>1
Z
J3 q3

1 J2 q2 K3

1 K2

CLK

P29.Se pretende construir un circuito como el de la figura, el cual podr actuar como RS, D, T JK
dependiendo del valor de C1 y C0 (ver tabla). Diselo utilizando como nico elemento de memoria

Departamento de Tecnologa Electrnica Universidad de Sevilla

 un biestable tipo T.

C1 C0 I1 I0
I1 Q
Q 0 0 R S
I0
0 1 D -
1 0 T -
C1 C0 1 1 J K

P30.Represente el diagrama y la tabla de estados del circuito de la figura.

X0 & X1 &

>1 >1
D 1 q1 D2 q2 D3 q3

& &

CLK

P31.Analice el circuito secuencial sncrono de la figura.

=1

X & q2
T2 & q3
Y =1 q2 0 D3
q3
0 1

& X
J1 q1
Y
>1
X K1 q1 Z
X
CLK

Departamento de Tecnologa Electrnica Universidad de Sevilla

P32.Analice el circuito secuencial sncrono de la siguiente figura.

& J1 q1 X &
CS Z
X d3 K1 q1
A1 $ (A1A0) [$]
d2
d1 0 F
A0 1 0
=1 d0 D3 q3 2 2
ROM
3 B
q2
T2

CLK

P33.Analice el circuito de la figura.

1 J1 q1
X &
& &
1 K1 q1
J2 q2 X &

& K2 q2 Z
X &

&

J3 q3

X & K3 q3

P34.En el circuito de la figura, los biestables estn disparados por flanco. Analice el circuito.
Suponiendo que X slo cambia en el instante del flanco de subida, dibujar la forma de onda de Z y
seale los cambios de estado para la secuencia siguiente: X:0, 1, 1, 0, 1, 1, 0. Se supone que el
circuito comienza con ambos biestables en el estado de reset.

X &

Q2 S1 q1

X & R1 q1
&
Q2 Z
X
X &

Q1 S2 q2

X & R2 q2

Q1

Departamento de Tecnologa Electrnica Universidad de Sevilla

P35.Para el circuito secuencial de la figura, obtenga la forma de onda de la salida Z correspondiente a
la forma de onda X mostrada tambin en la figura. Parta del estado inicial q1q0 = 00.

X &

q0 J1 q1 >1 q0
T0
X =1 K1 q1 q0

q0
CLK
X &
q0 & q0
q1
X
q0 =1 >1
& Z
q1
X

CLK

P36.Para el circuito y secuencia de entrada de la figura, determine la forma de onda de salida. El estado
inicial es desconocido. El biestable es disparado por flanco. Justifique las transiciones producidas
en la salida.

1 Y
X =1
PR CL Z
X J q

1 K q

CLK

CLK

X
Y

P37.Para el circuito y secuencia de entrada de la figura, determine la forma de onda de salida. El estado
inicial es desconocido. Los biestables son disparados por flanco. Justifique las transiciones

Departamento de Tecnologa Electrnica Universidad de Sevilla

 producidas en la salida.

CL
1 J1 q1 X D2 q2 =1
Z2
X
X K1 q1 q2

CLK =1
Z1
Y

CLK

P38.Analice el circuito de la figura y muestre la secuencia de salida para la secuencia de entrada dada.
Qu ocurrira si los biestables son disparados por el nivel alto del reloj?

=1
Z
X D1 q1 D2 q2

q1 q2

CLK

CLK

P39.Para el dispositivo de memoria que se muestra a continuacin:

a) Obtenga su tabla de excitacin.
b) Razone si es posible implementar cualquier mquina de estados utilizando este tipo de dispos-
itivo como elemento de memoria.
c) Con dos de estos elementos de memoria y las puertas necesarias, realice un circuito que imple-
mente la Tabla de estados. Elija una asignacin de estados adecuada, sin consideraciones de

Departamento de Tecnologa Electrnica Universidad de Sevilla

 costes.

X
q S 0 1
y
A B B
y Q
B C A,1
0 0
CLK 1 q C B D Tabla de estados
D C B,1
NS, Z

P40.En el circuito de la figura las entradas A, B, y C estn todas inicialmente a cero (0). La salida Y
tambin est inicialmente a cero (0) y pasa a uno (1) despus de una cierta secuencia en el cambio
de A, B y C a uno (1).
a) Determine la secuencia que har que Y pase a uno (1).
b) Explique por qu se necesita el pulso de Start.

A J1 J2 Y
X
B CLK CLK
K1 K2
CL CL

C
Start

P41.Considere el circuito de la figura. Inicialmente los biestables estn en el estado 0. La operacin del
circuito empieza con un pulso de "Start" aplicado a las entradas de PRESET de los biestables X e
Y. Determine las secuencias o las formas de onda en A, B, C, X, Y, Z y W para 20 ciclos de reloj
despus del comienzo de la operacin.

1 J C 1 J B J A

1 K C 1 K B K A X >1 Z
Y
CLK

& W PR PR Start
D X D Y

X Y

P42.Un circuito secuencial tiene una entrada X y una salida Z. Por X se transmiten pulsos positivos de
1, 2 3 ciclos de duracin. Desde un pulso al siguiente X permanece a 0 un mnimo de 10 ciclos.
La salida Z se pondr a 1 tras terminar el pulso de entrada y permanecer en 1 durante 3 ciclos si
el pulso de X dur un ciclo, durante 2 ciclos si X dur 2 y durante 1 ciclo si X dur 3. En otros casos
Z es cero.
Obtngase la tabla de estados/salida mnima segn el modelo de mquina de Mealy.

Departamento de Tecnologa Electrnica Universidad de Sevilla

P43.Ha recibido de un viejo amigo la siguiente carta:

Querido amigo:
Al poco tiempo de comprar esta vieja mansin tuve la desagradable
sorpresa de comprobar que est hechizada con dos sonidos de ultratumba
que la hacen prcticamente inhabitable: un canto picaresco y una risa
sardnica.
An conservo sin embargo cierta esperanza, pues la experiencia me ha
demostrado que su comportamiento obedece ciertas leyes, oscuras pero
infalibles, y que puede modificarse tocando el rgano o quemando incienso.
En cada minuto, cada sonido est presente o ausente. Lo que cada uno
de ellos har en el minuto siguiente depende de lo que pasa en el minuto
actual, de la siguiente manera:
El canto conservar el mismo estado (presente o ausente) salvo si
durante el minuto actual no se oye risa y toco el rgano, en cuyo caso el
canto toma el estado opuesto.
En cuanto a la risa, si no quemo incienso se oir o no segn el canto
est presente o ausente (de modo que la risa imita el canto con un minuto de
retardo). Ahora bien, si quemo incienso la risa har justamente lo contrario
de lo que haca el canto.
En el momento en que te escribo, estoy oyendo a la vez la risa y el
canto. Te quedar muy agradecido si me dices qu manipulaciones de
rgano e incienso debo seguir para restablecer definitivamente la calma.

Conteste la carta.

P44.Para el circuito de la figura se pide:

a) Analizarlo.
b) Indicar la secuencia de salida que se obtiene si inicialmente los tres biestables tienen salida cero.
c) Indicar cmo pueden sustituirse los biestables D y JK por biestables P-M sin tener que redisear
el circuito.

=1 q2
D2
P1 q1 &
q2 J3 q3
>1
M1 q1
1 K3 q3

CLK
&
Z

P M Q(t+1)

0 0 Q(t)
0 1 1
1 0 0
1 1 Q(t)

P45.Desarrolle un diagrama de estados para un circuito de Moore que genere salida Z=1, durante un
ciclo de reloj, cuando a la lnea de entrada X se han suministrado exactamente tres 1 durante los
tres intervalos precedentes del reloj. Si durante cuatro o ms ciclos del reloj hubiese 1, la salida
ser Z=0.

P46.Disese un circuito secuencial sncrono con una entrada de datos X, que produzca salida 1

Departamento de Tecnologa Electrnica Universidad de Sevilla

 durante un ciclo de reloj cuando la secuencia de los tres ltimos valores de la entrada sean: 111,
110 000.

P47.Realice un autmata de Moore que satisfaga la tabla de estados irreducible de la figura. Utilice la
codificacin dada. Para la realizacin, utilice un biestable D para q0, biestable JK para q1 y T para
q2.

X
S 0 1 Y Z estado q0 q1 q2
S0 S0 S1 0 0
S0 0 0 0
S1 S0 S2 0 1
S0 0 0 1
S2 S1 S3 0 1
S0 0 1 1
S3 S3 S4 0 0
1 0
S0 0 1 0
S4 S2 S4
S0 1 1 0
NS

P48.Sobre una nica lnea X, se enva una informacin sincronizada con una seal de reloj Ck. Se ha
convenido que la informacin sea correcta siempre que no haya dos o ms unos consecutivos o
cuatro o ms ceros consecutivos. Disee un circuito cuya salida sea uno si se detecta un error en
la transmisin y que permanezca en ese valor en tanto dure el error.

P49.Disee un autmata de Mealy que detecte la secuencia 1, 0, 0, 1, 0; esto es, el circuito debe tener
una nica entrada X y una nica salida Z. En los intervalos de reloj en los que X=0, la salida ser
Z=1 si en los cuatro intervalos de reloj precedentes la entrada ha sido 1, 0, 0, 1.

P50.Se pretende disear un circuito secuencial sncrono con una entrada X y dos salidas Y, Z que
cumpla la siguiente tabla de estados/salida.
X
S 0 1

E0 E0,00 E1,00
E1 E2,00 E1,01
E2 E2,10 E3,10
E3 E0,10 E3,11
NS, Y,Z
Utilizando el diagrama de bloques de la Figura:
a) Calcule el nmero de biestables tipo D que se necesitan.
b) D el tamao y contenido de la ROM.

X Y
ROM Z

D0

Dn
Ck

P51.Se desea disear una autmata de Mealy con dos entradas (X1, X2), y una salida Z, que obedezca
al siguiente comportamiento:
1) En ningn caso ambas seales pueden estar a 1 simultneamente.
2) La salida Z alcanzar el valor 1 si y slo si aparecen dos unos consecutivos en la misma lnea
de entrada, pasando a dicho valor cuando se detecte el segundo 1.

Departamento de Tecnologa Electrnica Universidad de Sevilla

P52.Por una lnea se envan (bit a bit) grupos de cuatro bits. Disee el diagrama de estados de un
circuito secuencial sncrono de Mealy que produzca una salida Z = 1, cuando detecte las
secuencias de entradas 1100 0011. Comience por un estado de reset.

P53.Por una lnea de entrada X se reciben, sincronizados con una seal de reloj, grupos de cuatro bits.
Disee un circuito secuencial sncrono (de una entrada y una salida) de tal forma que genere en
su salida el complemento a dos del nmero de la entrada. Ejemplo:
X: 0 1 0 0
Z: 0 1 1 1

P54.Un perro puede estar tranquilo, irritado, asustado o irritado y asustado simultneamente, con lo
cual muerde. Si le damos un hueso se queda tranquilo. Si le quitamos uno de sus huesos se pone
irritado, y si ya estaba asustado, nos morder. Si le amenazamos se asusta, y si ya estaba irritado
tambin nos morder. No es posible realizar dos acciones simultneamente sobre el perro.
Obtenga el diagrama de Moore y realice un circuito que simule la conducta del perro.

P55.Un detector de temperatura produce una salida codificada con dos bits, cuyo valor indica el nivel
de calor existente en el ambiente (vara de 0 a 3).
Con este detector y una salida de reloj, se desea realizar una alarma contra incendio que funcione
del siguiente modo:
- Si la alarma est desactivada, se activar cuando transcurran dos o ms impulsos consec-
utivos de reloj con nivel 2 de temperatura, o uno o ms con nivel 3.
- Si la alarma est activada, se desactivar cuando transcurran dos o ms impulsos consec-
utivos de nivel 1 de temperatura, o uno o ms con nivel 0.
a) Defina, claramente, el conjunto de entradas, salidas y estados del autmata de Moore que
describe el comportamiento del sistema de alarma enunciado.
b) Realice el diagrama y la tabla de estados de dicho autmata.
c) Realice el diagrama y la tabla de estados del autmata de Mealy correspondiente.
d) Disee el sistema de alarma mediante una ROM y biestables tipo D correspondiente al autmata
de Mealy.

P56.Disee un circuito secuencial sncrono con dos entradas X1 y X2 y dos salidas Z1 y Z2.
Por las entradas se reciben bit a bit dos nmeros de n bits, N2 y N1, comenzando por el bit ms
significativo. Las salidas deben representar lo siguiente:
Z2 = mayor(N2,N1)
Z1 = menor(N2,N1)
a) Realice el circuito a nivel de puertas y biestables suponiendo el siguiente comportamiento:
X2: 0 0 1 0 0 1....
X1: 0 0 1 1 0 0....
Z2: 0 0 1 1 0 0....
Z1: 0 0 1 0 0 1....
b) Obtenga el diagrama de estados reducido suponiendo el siguiente comportamiento:
X2: 0 0 1 0 0 1....
X1: 0 0 1 1 0 0....
Z2: 0 0 0 1 1 0 0....
Z1: 0 0 0 1 0 0 1....
Nota: Obsrvese que, en el ejemplo, N1>N2 por lo que X1 sale por Z2 y X2 lo hace por Z1.

P57.Un circuito digital slo puede recibir, por su nica entrada X, los smbolos de 4 bits A=1001 o
B=1100. La salida del circuito tomar el valor lgico 1 en el ciclo de reloj siguiente a la deteccin
del smbolo A, permaneciendo en este valor hasta la deteccin del smbolo B, en cuyo caso la
salida se pondr a 0 en el ciclo siguiente a la recepcin del ltimo bit de B.
Obtenga una tabla de estados de Moore para este circuito secuencial.
Obtenga la secuencia de estados y de salida para la siguiente secuencia de entrada:
X:.....1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0
Elija el estado de partida.
Nota: El primer bit que se introduce en el circuito es el ms significativo del smbolo. No existe sola-
pamiento en la recepcin de los smbolos. Cada smbolo puede recibirse varias veces consecuti-

Departamento de Tecnologa Electrnica Universidad de Sevilla

 vas.

P58.Obtenga la tabla de estados correspondiente al circuito de la figura. Rediselo obteniendo el

circuito ptimo con biestables D.

KA JA TB
QA QB

CLK

IN Z

P59.En su trabajo debe encontrar un circuito de bajo coste hecho con biestables D para una mquina
con N estados. Indique muy brevemente cmo procedera en los tres casos siguientes:
1) N=3 2) N=7 3) N=29

P60.Una mquina de estados sncrona, N, es parte de un transmisor y se usa para codificar mensajes
binarios en serie. Los mensajes binarios se transmiten a un receptor como se muestra en la figura.
El receptor contiene otra mquina de estados sncrona, M, que se usa para decodificar los
mensajes recibidos.
a) Supuesto A el estado inicial de N, obtenga el diagrama de estados para la mquina M.
b) Suponga ahora que el estado inicial de N es desconocido y que la mquina M diseada en el
apartado anterior recibe 10 bits. Justifique cules de los 10 bits pueden ser decodificados sin error.

N 0/0 M

mensaje mensaje mensaje

mensaje
1/0 codificado recibido original
original
x 1/1
A B
z a (=z)
? sal (=x)

x/z 0/1

transmisor - N receptor - M

Departamento de Tecnologa Electrnica Universidad de Sevilla