Unidad 4.

Los Sistemas de BUS

4. Los Sistemas de BUS

Los buses son el mecanismo ms comn para la comunicacin entre los dispositivos del
computador. Fsicamente son conductores por donde viajan seales elctricas. Algunos
ejemplos de buses se muestran en la figura 4.1.

Figura 4.1. Buses

Los buses son casi todos esos caminos que se ven en las tarjetas madre de las imgenes
anteriores.

El bus es un dispositivo en comn entre dos o ms dispositivos, si dos dispositivos transmiten al

mismo tiempo seales las seales pueden distorsionarse y consecuentemente perder
informacin. Por dicho motivo existe un arbitraje para decidir quin hace uso del bus.

Por cada lnea se pueden trasmitir seales que representan unos y ceros, en secuencia, de a una
seal por unidad de tiempo. Si se desea por ejemplo transmitir 1 byte, se debern mandar 8
seales, una detrs de otra, en consecuencia, se tardara 8 unidades de tiempo. Para poder
transmitir 1 byte en 1 sola unidad de tiempo tendramos que usar 8 lneas al mismo tiempo.
Existen varios tipos de buses que realizan la tarea de interconexin entre las distintas partes del
computador, al bus que comunica al procesador, memoria y E/S se lo denomina bus del sistema.

La cantidad de lneas del bus a medida que pasa el tiempo se va incrementando como uno de
los mtodos para incrementar la velocidad de transferencia de seales en el computador, y as
incrementar el desempeo. Cada lnea tiene un uso especfico, y hay una gran diversidad de
implementaciones, pero en general podemos distinguir 3 grandes grupos de buses:

a) Bus de datos: Por estas lneas se transfieren los datos, pueden ser de 8, 16, 32 o ms lneas,
lo cual nos indica cuantos datos podemos transferir al mismo tiempo, y es muy influyente en el
rendimiento del sistema. Por ejemplo, si el bus es de 8 lneas y las instrucciones son de 16 bits,
el sistema va a tener que acceder 2 veces a memoria para poder leer la instruccin, el doble de
tiempo en leer instrucciones comparando con un bus de datos de 16 lneas.

b) Bus de direcciones: Por estas lneas se enva la direccin a la cual se requiere hacer
referencia para una lectura o escritura, si el bus es de 8 lneas, por ejemplo, las combinaciones
posibles para identificar una direccin iran del 00000000 al 11111111, son 256 combinaciones
posibles, en consecuencia, el ancho del bus de datos nos indica la cantidad de direcciones de
memoria a la que podemos hacer referencia. Dentro de las direcciones posibles, en general el
sistema no usa todas para hacer referencia a la memoria principal, una parte las usa para hacer
referencia a los puertos de E/S.

c) Bus de control: Estas lneas son utilizadas para controlar el uso del bus de control y del bus
de datos. Se transmiten rdenes y seales de temporizacin. Las rdenes son muy diversas, las
ms comunes son:

Escritura en memoria.
Lectura de memoria.
Escritura de E/S.
Lectura de E/S.
Transferencia reconocida.
Peticin del bus.
Sesin del bus.
Peticin de interrupcin.
Interrupcin reconocida.
Seal de reloj.
Inicio...

Las seales de temporizacin indican la validez de los datos que estn en el bus en un momento
dado. En la siguiente figura 4.1 mostramos el Esquema de Interconexin de los buses en el
sistema.

Figura 4.2 Interconexin de los Buses

Todo elemento que est conectado al bus tiene que saber reconocer si la direccin que est en
el bus de datos le corresponde, tiene que reconocer algunas rdenes transmitidas por el bus de
control, y puede emitir algn tipo de seal por el bus de control (seal de interrupcin, seal de
reconocimiento de alguna peticin, etc.).

En general, cuanto ms dispositivos conectamos al bus, disminuye el rendimiento del sistema;

las causantes de esto son varias, pero las ms importantes son el tiempo de sincronizacin que
se necesita para coordinar el uso del bus entre todos los dispositivos, y que el bus tiene una
capacidad mxima, la cual puede llegar a convertirse en un cuello de botella del sistema. Una
de las formas de tratar este problema es implementando jerarqua de buses.

4.1. Jerarqua de buses:

Para mejorar el rendimiento del bus, las jerarquas de buses fueron implementadas cada vez
ms, una primera aproximacin a una jerarqua de bus bsica seria como la que se muestra en
la figura 4.2:

Figura 4.2. Esquema de la jerarqua de buses.

Primero tenemos un bus local, de alta velocidad que conecta el procesador a la cache, el
controlador de la cache tambin puede acceder al bus del sistema, con esta implementacin, la
mayor parte de los datos a los que va a acceder el procesador, que estn en la cache, sern
entregados a una alta velocidad, otro punto a destacar de esta parte es que los accesos a
memoria por parte de la cache no van a interrumpir el flujo de datos entre procesador y
cache. Tambin se ve la posibilidad de conectar un dispositivo de entrada salida al bus
local. Luego tenemos el bus del sistema, al cual est conectada la memoria y por debajo el bus
de expansin, al cual se pueden conectar una amplia diversidad de dispositivos, entre el bus del
sistema y el bus de expansin se encuentra una interface, que entre las principales tareas est
la de adaptar las velocidades de transmisin, por ejemplo para un dispositivo muy lento
conectado al bus de expansin la interface podra acumular una cierta cantidad de datos y luego
transmitirla a travs del bus del sistema.

El hecho de que cada vez ms salgan al mercado dispositivos que requieren ms velocidad de
transmisin en los buses, hizo que los fabricantes implementaran los buses de alta velocidad, el
cual est muy estrechamente ligado al bus local, solo hay un adaptador que los une. Debajo de
este bus tenemos el bus de expansin, ms lento conectado mediante otro adaptador. La figura
4.3 lo muestra detalladamente:
 Figura 4.3 Sistema de Bus y Perifricos que se interconectan a l.

Existen varios parmetros y elementos en los buses con los cuales podemos clasificarlos.

4.1.1. Tipos de buses

Una clasificacin que podemos hacer es segn la funcionalidad de este, los podramos dividir en
dedicados o multiplexados.

Unos ejemplos comunes de dedicados serian el bus de datos y el bus de direcciones, cada uno
se utiliza solo para una funcin especfica. Esta situacin de bus de datos y de direcciones
dedicados es lo ms comn, pero podra llegar a implementarse con un solo bus multiplexado
el tiempo. Esto funcionaria a grandes rasgos de la siguiente forma:

Al comienzo de la transferencia se sita en el bus la direccin de donde se quiere leer o a donde

se desea escribir, luego se emite por el bus de datos una seal indicando que en el bus se
encuentra una direccin valida.

A partir de ese momento se dispone de una unidad de tiempo para que los dispositivos
identifiquen si es su direccin, luego de esto se pone en el mismo bus los datos y se realiza la
transferencia en el sentido que lo indique una orden emitida por el bus de control. La Ventaja
de este mtodo es la reduccin de la cantidad de lneas, lo cual ahorra espacio y costos, la
desventaja son que para poder implementar la forma de operar la circuitera en cada modulo
tiene que ser ms compleja, y que el rendimiento del sistema ser menor por no poder
transmitir los datos simultneamente, en paralelo (datos y direccin).

Otro tipo de clarificacin podra ser segn su dedicacin fsica: Podramos poner como ejemplo
el bus de E/S, el cual se encarga de conectar solo los dispositivos de E/S, este bus se conecta al
bus principal mediante algn adaptador, la ventaja est en que al ser dedicado solo a E/S, el
rendimiento de este va a ser mejor, ya que solo van a operar con l los mdulos de E/S, y no va
a haber tanta competencia por el bus.

4.2. Mtodo de arbitraje.

Por la razn de que en un momento dado solo puede usar el bus un solo dispositivo, debe existir
un mtodo para decidir quin hace uso de l. Todos los mtodos que existen en general pueden
ser clasificados en 2 grandes grupos:

Arbitraje centralizado: Una parte del hardware del sistema denominada controlador del
bus se encarga de decidir el uso del bus en cada momento, este dispositivo puede ser un modulo
separado o puede estar incorporado al procesador.

Arbitraje distribuido: En este esquema no existe un controlador centralizado, en su lugar,

cada dispositivo que hace uso del bus tiene que tener incorporada la lgica necesaria para poder
interactuar con los dems dispositivos y decidir quin hace uso del bus.

En cualquiera de los dos casos lo que se busca es que se decida quin va a tener la posesin del
bus en un momento dado, procesador, modulo de E/S o memoria, al cual se lo denomina
maestro del bus, el maestro del bus establecer una comunicacin con otro dispositivo (lectura
o escritura) al cual se lo denominara esclavo.

4.3. Temporizacin:

La temporizacin clasifica al mtodo utilizado para coordinar los eventos dentro del bus. Segn
la temporizacin usada podemos clasificar los buses en 2 grupos.

Temporizacin sncrona: Todos los eventos del bus se rigen a travs del reloj del computador.
Una de las lneas del bus transmite continuamente una seal de reloj, simplemente una
secuencia de unos y ceros, la cual puede ser leda por todos los dispositivos conectados al bus. Al
intervalo transcurrido en la emisin de un uno y un cero se lo llama ciclo de reloj, todos los
eventos ocurridos dentro del bus comienzan el principio del ciclo y puede durar uno ms . En
este mtodo de temporizacin todos van al ritmo del reloj como mostramos en la figura 4.4.

Figura 4.4 Temporizacin Sncrona

En el diagrama anterior podemos apreciar como seria en forma simplificada una lectura de datos
a travs del bus. Tener en cuenta que hay muchsimas ms lneas que no se figuran en el grfico,
por ejemplo la lnea del reloj, que sera algo ms constante como la figura 4.5.

Figura 4.5. Seal de Reloj

Las lneas solo pueden tener uno de dos estados, uno o cero. La velocidad en el ritmo que se
alterna de un uno a un cero en la lnea del reloj nos da la velocidad del bus, y como todas las
operaciones se van a realizar al ritmo del reloj, al aumentar la velocidad del ciclo vamos a
aumentar la velocidad del sistema.

Con referencia al grfico de un ciclo de lectura de datos, el maestro (el que tiene permiso para
el uso del bus) pone en el bus de direcciones la direccin de la cual desea leer su contenido,
luego de haber puesto la direccin en las lneas correspondientes, enva por una lnea del bus
de control una seal indicando que desea hacer una lectura, el dispositivo correspondiente a
esa direccin reconoce la direccin, y pone en el bus de datos la informacin solicitada, tras lo
cual, manda otra seal por una lnea del bus de control indicando que se le ha reconocido su
peticin (que los datos situados en el bus de datos son vlidos, son los datos solicitados)

Todo con este mtodo de temporizacin empieza o finaliza rigindose de las seales del reloj,
en general la mayora de los eventos tiene una duracin de un ciclo.

Temporizacin asincrnica:

Ac los eventos no se rigen por la lnea del reloj, en general todo evento es disparado por otro
evento anterior. Asi como mostramos en la figura 4.6.

Figura 4.6 Temporizacin Asncrona.

El procesador pone en el bus de direcciones la direccin a ser leda y en el bus de control por la
lnea correspondiente seal de lectura, luego de un breve tiempo para que las seales elctricas
se estabilicen, se manda seal por la lnea MSYN (sincronizacin del maestro) indicando que hay
seales validas en el bus de direccin y de control, el modulo correspondiente reconocer su
direccin, pone el dato solicitado en el bus de datos y emite una seal SSYN(sincronizacin del
esclavo) por el bus de control indicando en las seales del bus de datos que la informacin es
vlida.

La temporizacin sncrona es ms fcil de implementar y comprobar, pero es menos flexible que

la sncrona. Por ejemplo, en el caso de que hubiesen varios dispositivos conectados al bus, de
distintas velocidades, todos tienen que funcionar a la velocidad del reloj, si hay uno ms rpido,
este tiene que bajar su velocidad: En cambio con el asncrono, cada uno funcionaria a su
velocidad, en el mismo bus se trabajara a distintas velocidades, cada transferencia se hara con
la velocidad ptima de sus dos partes (maestro-esclavo).

Anchura del bus:

La anchura del bus es simplemente la cantidad de lneas que posee, y est directamente
relacionado con el rendimiento del sistema, cuanto ms ancho el bus de direcciones, mayor va
a ser la cantidad de direcciones posibles utilizadas para direccionar memoria y dispositivos de
E/S, y cuanto ms ancho el bus de datos, mayor ser la cantidad de bits que se va a poder
transmitir en paralelo.

4.4. Tipo de transferencia de datos:

Todos los buses permiten la transferencia de datos, ya sea para escritura como para lectura. La
transferencia de dichos datos se muestra en la figura 4.7.

Figura 4.7. Transferencia de Datos

En el grfico tenemos ejemplificado una escritura y una lectura, en este caso el bus esta
multiplexado en el tiempo, primero se utiliza para transmitir la direccin y luego los datos.

Para optimizar el rendimiento existen algunas operaciones combinadas en las cuales se pasa la
direccin una sola vez, por ejemplo "lectura-modificacin-escritura", seria la lectura del dato, se
le aplica alguna modificacin y luego se escribe nuevamente. Todo esto es una sola operacin,
nadie puede acceder al bus en el medio de la operacin, se utiliza para proteger los recursos de
memoria compartida en sistemas con multiprogramacin para mantener la integridad de los
datos. Otra instruccin es "lectura despus de escritura" que servira para comprobar el
resultado.

Otra operacin muy comn es la transferencia por bloque, se pasa al principio de la operacin
la direccin inicial y luego se realiza lectura o escritura a las siguientes direcciones, la cantidad
de direcciones siguientes tambin es un parmetro que hay que pasar. Dichas operaciones se
muestran en la figura 4.8.
 Figura 4.8. Bloque de Transferencia de Datos

4.5. El BUS ISA ( Industry Standard Architecture)

Desarrollado por IBM en 1981 fue el primer bus de expansin incorporado en los
ordenadores personales. Posee una velocidad de funcionamiento de 4.77 Mhz y 8 bits ( con un
ancho de banda mximo de 2 MB/seg). Posteriormente con la aparicin de los ordenadores AT,
este bus de expansin de vio ligeramente modificado, denominndose bus AT-ISA. Las
modificaciones consistieron en la ampliacin del conector para obtener 16 bits.

Con el paso de los aos, en 1986 el bus AT se modific con un estndar complementario
y desde entonces se ha denominado bus ISA. Desde hace ya algn tiempo, el bus ISA ha dejado
paso al bus PCI, aunque algunas placas base continan incluyendo una o dos ranuras ISA.

A partir de las placas base para Pentium II ya no se montaron ranuras de 8 bits, aunque
esto no supuso ninguna desventaja ya que las tarjetas de 8 bits podan seguir instalndose en la
ranura ISA.

4.6. ISA Plug & Play

Gracias a la tecnologa Plug & Play la configuracin del PC es hoy prcticamente

automtica y permite integrar fcilmente en el sistema las tarjetas de expansin. Pero
lamentablemente en la prctica no siempre es as, a veces se trata de armonizar una mezcla de
dispositivos y tecnologas tan diferentes que llegan a confundir a cualquier usuario. En todo esto,
los siguientes componentes juegan un papel importante:

BIOS Plug & Play.

PCI Plug & Play.

ISA Plug & Play.

Diseo Plug & Play especifico del fabricante del dispositivo.

Plug & Play del sistema operativo.

Como podemos comprobar hay varios factores que desempean su papel y normalmente el
problema suele aparecer en las relaciones entre las diferentes unidades. Por otro lado, se da el
hecho de que el termino Plug & Play no est patentado, y aunque aparezca con grandes letras
en el envoltorio del PC la realizacin de esta funcin puede ser muy diferente de lo esperado,
aunque cada vez menos. En sus inicios, con este trmino solo se quera expresar que no era
necesario colocar ningn jumper, y a partir de ah ya no exista ninguna funcionabilidad Plug &
Play tal y como Intel y Microsoft las definieron en su momento.

Estas tarjetas funcionaban y se configuraban sin jumpers o interruptores DIP, en base a un

mtodo especifico del fabricante y que simplificado se puede presentar as: la posicin de los
interruptores se sustituir por un latch o un chip de registro. Con un controlador de software
generalmente antes del programa de instalacin y se utilizaban para la tarjeta hasta el siguiente
proceso de arranque. Pero la configuracin automtica de las tarjetas apenas factible ya que el
programa de instalacin del fabricante no poda obtener informacin fiable sobre que recursos
del PC quedaban libres y cuales estaban ya ocupados.

Las unidades PCI tienen una propiedad llamada Plug & Play, y en teora se pueden configurar
automticamente con la ayuda del BIOS, mientras que en ISA esto no es posible desde el
principio. Por esta razn, en 1993 Intel y Microsoft definieron ISA Plug & Play para proporcionar
esta propiedad a las tarjetas ISA.

4.7. El bus PCI

A diferencia de su predecesor el VESA Local Bus (VLB), el Peripheral Component

Interconnect (PCI) no es un complemente de una arquitectura de bus ya existente, sino que
define su propio estndar de componentes, para el que son necesarios unos chipsets especiales.
El bus PCI no es el nico de la arquitectura de PCs, sino que tambin encuentra aplicacin en los
Apple o en las estaciones de trabajo Alpha de la antigua casa DEC (Compaq HP en la actualidad).

Toda unidad que siga en el estndar PCI, ya se encuentre directamente en la placa base
o en forma de tarjeta de expansin, utiliza, en principio, adems de una direccin de
Entrada/Salida y/o de memoria, un espacio de configuracin para la identificacin y la
configuracin de unidades PCI, con lo cual puede prescindirse de los puentes y otros elementos
de configuracin manuales. Por consiguiente, el estndar PCI trae la funcin Plug & Play de
fbrica, y es el primer sistema que posee esta funcionalidad completamente en el BIOS y no
requiere ningn software de configuracin adicional. Igual que en el ya inexistente VESA Local
Bus, en el bus PCI se emplea la misma solucin mecnica de ranuras, que se utiliz por primera
vez en MicroChannel. Sin embargo, las ranuras PCI no se encuentran detrs de la conexin ISA,
sino que en las placas base de PC se encuentran inmediatamente al lado de ellas, o bien se
colocan en otro lugar de la placa base, separadas de las otras ranuras de expansin.

4.8. Tarjeta de bus PCMCIA

Desde el ao de 1989 se ofrecen tarjetas de memoria para ordenadores porttiles que se

encuentran bajo las siglas PCMCIA, que provienen de Personal Computer Memory Card
International Association. Si bien las tarjetas de memoria siguen siendo una aplicacin, como
por ejemplo para cmaras digitales, actualmente tambin se pueden obtener tarjetas de
fax/modem, tarjetas RDSI, discos duros y otros dispositivos PCMCIA. El bus de tarjeta es el
perfeccionamiento de la interfaz PCMCIA y, por lo tanto, compatible hacia atrs, aunque las
distintas seales y sus funciones difieren mucho. Casi todos los ordenadores porttiles nuevos
disponen por lo menos de una ranura para bus de tarjeta, aunque ni en la ranura ni en las tarjetas
correspondientes puede verse inmediatamente si se trata de PCMCIA o del bus de tarjeta. En
los catlogos de productos y en la publicidad estos nombres a menudo se confunden y, por lo
tanto, el usuario debera informarse exactamente sobre la versin a que se hace referencia, ya
que las tarjetas ms nuevas se ofrecen exclusivamente en la versin de bus de tarjeta. Por
consiguiente, no funcionaran correctamente en un porttil con ranura PCMCIA.

PCMCIA trabaja con una interfaz de 16 bits asncrona de modo esclavo. El bus de datos
tiene un ancho de 16 bits, y con las 26 lneas de direcciones pueden direccionar directamente
con el un rea mxima de 64 MBytes. Para el modo de entrada/salida el estndar es la
transferencia de 8 bits. Con tarjetas de memoria no se utilizan las seales para las funciones de
entrada/salida. Los 68 contactos de una tarjeta PCMCIA estn distribuidos en dos filas y siempre
encuentran en la parte frontal, ms estrecha. Las tarjetas ms finas en principio tambin pueden
utilizarse en ranuras para tarjetas ms finas en principio tambin pueden utilizarse en ranuras
para tarjetas ms gruesas. En noviembre de 1994 se present el estndar de bus de tarjeta para
PC, que sustitua a la versin PCMCIA 2.0 y JEIDA 4.2. No obstante, en contra de lo que su nombre
indica, no se trata de un sistema de bus a nivel electrnico, sino a nivel lgico, es decir, que aqu
tambin hay solamente una conexin punto a punto entre el adaptador del PC y la tarjeta.

4.9. Accelerated Graphics Port AGP

El Accelerated Graphics Port (traducido como puerto grfico acelerado y abreviado AGP)
forma parte de las placas base desde mediados de 1997, en las que se monta en forma de ranura
para instalar exclusivamente tarjetas grficas AGP.

Una tarjeta AGP debe ofrecer mayores prestaciones que una tarjeta grfica PCI, detalle
muy importante, principalmente, en la ejecucin de juegos en tercera dimensin 3D. Los
usuarios que no sean aficionados a los juegos tambin les dar cierta ventaja en las
representaciones 2D, ya que con una tarjeta AGP ofrece algo ms de memoria y alcanza
frecuencias ms rpidas, por lo que soportan tambin unas resoluciones de 1280 x 1024 puntos
de pantalla con una profundidad de color de 16 bits y una frecuencia de actualizacion de 85 Hz.
Hasta hace muy poco, estos valores de rendimiento eran exclusivos de tarjetas grficas muy
caras, y la memoria del mismo PC no superaba muchas veces a la memoria de las tarjetas grficas
actuales.

El puerto AGP no es ni un complemente ni una ampliacin del bus PCI. Al contrario, su

instalacin en la placa base se realiza en un slot adicional destinado a la conexin punto a punto.
Al igual que el bus PCI, el bus AGP tambin tiene en sus inicios un ancho de banda de 32 bits,
pero funciona a 66 Mhz. Esto hace que, cuando se utilizan los dos flancos de la seal de
frecuencia, se alcance una tasa de transmisin mxima de 533 MB/s. el slot AGP es bastante
ms pequeo que el slot PCI y no es compatible con este ni desde el punto de vista mecnico ni
desde el punto de vista electrnico. A pesar de estas diferencias, el bus AGP utiliza igualmente
algunas seales PCI, y la inicializacin de la tarjeta grfica AGP se realiza en un primer momento
completamente a travs del bus PCI, antes de que el bus AGP pueda entrar en accin.

Las funciones en si del bus AGP se pueden activar tanto a travs del BIOS como del sistema
operativo. El puerto AGP est integrado como puente dentro del chipset de la placa base y es
independiente del procesador del PC. De este modo, no hay nada que impida, el funcionamiento
simultaneo del procesador y del chip grafico que funciona como master del bus. As mismo esta
conexin se muestra en la figura 4.9.

Figura 4.9 La integracin del puerto AGP en el circuito electrnico de la placa base.

Una tarjeta grfica AGP puede utilizar parte de la memoria del PC como memoria para la textura.
Para ello es imprescindible que la tarjeta AGP posea un bfer de escritura. Las aplicaciones 3D,
especialmente los juegos, dependen en gran parte de que la memoria grfica sea lo ms grande
posible. Esta memoria consta bsicamente de tres reas: bufer frame, bufer Z y un area para los
datos de textura. Con las tarjetas grficas AGP, se puede utilizar una parte de la memoria normal
del PC para las texturas y ahorrar as la cantidad correspondiente de memoria en la tarjeta
grfica. La configuracin necesaria para ello se realiza en el Setup del BIOS.

De acuerdo con el AGP initiator de Intel, la memoria de las placas base con AGP debe
constar de SDRAMs, que funcionen con una frecuencia mnima de 66 Mhz y preferiblemente de
100 Mhz hacia adelante. La prctica, sin embargo, es que los fabricantes de tarjetas grficas
prefieren no confiarse a la memoria de la placa base, por lo que equipan las tarjetas
normalmente con SDRAM de 16 bits o con los SGRAM ms rpidas. La ruta de la memoria de
una tarjeta AGP tiene un ancho, por lo general, de 126 bits, y los chips de memoria de las tarjetas
grficas son, en la mayora de los casos, ms rpidos que los chips de las placas base. No es nada
raro que se alcancen frecuencias de memoria de hasta 130 MHz, por lo que, en definitiva, la
memoria principal no se ve afectada por el bus AGP, lo cual llevara posiblemente a una
disminucin del rendimiento global del sistema.
4.9.1 Las Tarjetas Grficas AGP

El rendimiento de una tarjeta grfica AGP no es necesariamente superior al de una tarjeta

grafica PCI. Un controlador mal programado puede hacer que disminuya el rendimiento de la
tarjeta. Las prestaciones dependen bsicamente del tipo de chip de grafico y del tipo de
memoria de la tarjeta grfica, y no tanto del tipo de bus o de puerto. Muchas tarjetas graficas
se ofrecen en una versin PCI y en versin AGP, siendo la nica diferencia entre ambas versiones
la electrnica de su interfaz. Adems, la configuracin de la tarjeta AGP puede presentar en la
prctica bastantes problemas, algo que con las PCI muy raramente sucedi a lo largo del tiempo.

En cuanto al precio, actualmente no existe mucha diferencia entre una tarjeta grfica PCI
y una AGP, por lo que es lgico adquirir una tarjeta grfica AGP, que una PCI, ya que de este
modo se dispone de un slot PCI adicional. A veces las versiones AGP son incluso ms econmicas
que las PCI, y algunas tarjetas grficas 3D ms modernas ya solo se pueden adquirir en su versin
AGP. A las siguientes figuras 4.10 (a) y 4.10 (b) muestran una tarjeta AGP y PCI respectivamente.

(a)

(b)

Figura 4.10 Tarjeta AGP (a) y Tarjeta PCI (b).

4.10 Los Puertos COM del PC.

Habitualmente ordenadores tienen dos puertos COM instalados. Se trata de interfaces

seria definidas en el estndar RS232. Los puertos COM del PC solo representan una pequea
parte de las implementaciones definidas en el estndar RS232, lo que significa que no est
garantizado en absoluto que se puedan comunicar entre si, sin ms, dos dispositivos por el
hecho de pertenecer a la normativa RS232.

En un PC hay un conector de 9 pines o de 25 pines para la interfaz RS232 como se muestra

en la figura 4.11. Para evitar confusiones con la interfaz paralela que tambin posee 25
contactos, las conexiones seria del PC son de tipo clavija, es decir, macho:
 Figura 4.11 Conectores COM de 25 y 9 Pines

La Interfaz serie habitual en los PC trabaja exclusivamente en modo asncrono, y en el

caso mas sencillo la conexin RS232 consta nicamente de 3 lneas:

RXD o RD, lnea de recepcin.

TXD o TD, lnea de emisin.

GND, masa.

Como las lneas RXD y TXD del PC se conectan a los perifricos dependen del aparato que se va
a conectar. En este aspecto se diferencian dos variantes:

Equipo terminal de datos, o DTE (Data Terminal Equipment).

Equipo transmisor de datos, o DCE (Data Carrier Equipment).

Normalmente un ordenador es un DTE y un modem un DCE. La conexin de dos ordenadores es

perfectamente posible y se suele denominar como Nullmodem (sin modem).

Como se puede apreciar en la figura 4.12, algunas lneas estn conectadas en cruz, lo que
significa que el perifrico utiliza la lnea de Emisin del PC como lnea de recepcin, tal puede
ser el de la figura 4.12 A, lo mismo se observa en sentido inverso. La conexin Nullmodem como
la de la figura 4.12 B requiere siempre la conexin de lneas cruzadas, por ejemplo al
intercambiar datos entre dos PCs o cuando se conecta una impresora o un plotter al equipo.
 Figura 4.12 Conexiones RS232 tpicas para conectar impresoras, plotter y otros dispositivos
serie

Las conexiones de la figura 4.12 C y D son para tener mejor seguridad en los datos; la
conexin 4.12 E se utiliza cuando hay un programa especial para las lneas de las seales de
control, por ltimo la conexin de la figura 4.12 F se utiliza para la conexin de plotters. Al
conectar dispositivos perifricos al PC tambin nos podemos encontrar con que no se cruzan las
lneas. Este es el caso de la conexin del modem, desde el que podemos tanto recibir como
enviar datos. Pero esos datos no se procesan en el modem sino que se envan al PC. El modem
funciona como un equipo transmisor de datos DCE y el ordenador como equipo terminal de
datos DTE. La seguridad de la transferencia se puede aumentar introduciendo un intercambio
de seales de control entre los dos dispositivos. Entonces los dos perifricos no solo estn
comunicados por las lneas de datos, sino tambin por lneas RTS y CTS. Con Clear to Send (CTS)
el perifrico comunica que tiene los datos preparados. Si el receptor est listo tomara los datos
y comunicara a su recepcin con Request to Send (RTS).

4.11. Firewire
El estndar IEEE-P1394 se denomina tambin Firewire, aunque en realidad Firewire, no es ms
que una de las implementaciones posible que obedecen a este estndar. No obstante es
actualmente la nica variante interesante de IEEE-1394 con posibilidades de conseguir un
terreno propio en el segmento del Comercio. Apple lo desarrollo en 1987. Con el fin de estos
modelos, en un primer momento dio la impresin que el estndar IEEE1394 tambin caera en
el olvido pero recupero el inters con el auge de los sistemas de bus serial para perifricos, se
desmarca como una buena solucin para aplicaciones de video y audio. Asimismo, fabricantes
de instrumentos de medida como National Instruments y Hewlett-Packard consideran a Firewire
como un posible sucesor del viejo bus IEC para tecnologas de medida con soporte informtico.
Como se muestra en la figura 4.13 est el tipo de conector y el puerto IEEE 1394.

(a)

(b)

Figura 4.13. Dos tipos de Conector IEEE1394 (a) y Puertos IEEE1394 (b)

4.12. DVI (Digital Visual Interface)

A mediados de 1998, un grupo de empresas, principalmente del sector informtico, cre el

llamado DDWG (Digital Display Working Group). Viendo la cada vez mayor implantacin de los
monitores informticos digitales basados en tecnologa LCD, en sustitucin de los clsicos
monitores analgicos de tubos de rayos catdicos TRC (o CRT del acrnimo anglosajn), el
DDWG dise una nueva interfaz de comunicacin para transmitir, sin molestas conversiones,
la seal de vdeo 100% digital desde la tarjeta grfica del PC hasta el monitor.

Bautizado como DVI, este sistema est basado en una tecnologa denominada TMDS (Transition
Minimized Differential Signaling) que utiliza cuatro canales de datos para la transmisin de la
seal. En los tres primeros se conduce la informacin de cada uno de los tres colores bsicos
(rojo, verde y azul - RGB) y los datos de sincronizacin vertical y horizontal necesarios, y se
reserva el cuarto canal para transmitir la seal del reloj de ciclos. Gracias a este sistema, el ancho
de banda disponible es lo suficientemente grande como para transportar sin ningn tipo de
compresin todos los formatos provistos de seales de vdeo en Alta Definicin y resoluciones
informticas de hasta 1.600x1.200 puntos (UXGA). El DVI tambin tiene implementado un
sistema de mayor envergadura denominado DVI Dual-Link, que utiliza en el mismo conector un
enlace TMDS adicional que comparte la seal del reloj y que permite resoluciones de hasta
2.048x1.536 pxeles (QXGA). Debido a la nula utilizacin del sistema Dual-Link en equipos de cine
en Casa domsticos, nos centraremos en la versin simple, llamada Single-Link. Los conectores
DVI son como los que se muestran en la figura 4.14.
 Figura 4.14. Conector DVI

Adems de los datos TMDS, el estndar DVI maneja otro tipo de seales denominadas DCC
(Display Data Channel). En este canal se establece una comunicacin entre la fuente y la pantalla
de informaciones auxiliares de vdeo (AVI), que permite entre otras cosas identificar la
resolucin soportada por el monitor, la relacin de aspecto nativa del mismo, el tipo de seal
que enva (RGB o Y/Cb/Cr) y diversos datos sobre colorimetra o geometra de la imagen.

Para evitar la piratera, se desarroll un sistema de encriptacin de nombre HDCP (High-

Bandwidth Digital Contention Protect) que se basa en el intercambio de informacin entre dos
dispositivos con conexiones DVI y que obligatoriamente han de confirmar las seales de
validacin que se envan entre ellos para seguir transmitiendo. Esto nos puede llevar al caso de
tener una fuente DVI-HDCP y un proyector o panel de plasma que no disponga de este
certificado anticopia y resulten absolutamente incompatibles a pesar de contar con el mismo
conector. Para concluir la migracin del DVI desde el mundo informtico al audiovisual, se
aadieron las seales digitales de vdeo por componentes de diferencia de color Y/Cb/Cr a las
originarias seales RGB como los que se muestran en la figura 4.15. Esta combinacin, ms
cercana a nuestros intereses de conexin DVI+HDCP+Y/Cb/Cr, ha sido denominada DVI-HDTV.

Figura 4.15. Conector DVI y conectores para las seales digitales del mismo.

El conector DVI est compuesto por dos grupos de pines. En un extremo del conector siempre
encontraremos un grupo de 24 pines en tres filas de ocho. Puede existir en el otro extremo un
solo pin central de mayor tamao (24+1) que nos indica que el mismo es DVI-D o digital y que
slo transmite este tipo de seales, o bien podemos tener este mismo pin rodeado de cuatro
pines aadidos (24+5) que contienen adicionalmente la seal de vdeo analgica por
componentes RGB y que se denomina DVI-I o Integrado. En la tabla 4.1. se detallan los diferentes
tipos de conectores DVI que hay y sus diferencias:

Nombre Conector Seal Descripcin

 DVI-I Single Link analgica Pin central + 4 pines a
y digital la izquierda.
Tres filas de seis pines
a la derecha.

DVDI-I Dual Link analgica Pin central + 4 pines a

y digital la izquierda.
Tres filas de ocho
pines a la derecha.

DVI-D Single Link digital Pin central a la

izquierda.
Tres filas de seis pines
a la derecha.

DVI-D Dual Link digital Pin central a la

izquierda.
Tres filas de ocho
pines a la derecha.

DVI-A analgica Pin central + 4 pines a

la izquierda.
A la derecha una fila
de cinco pines, otra
de tres y la ltima de
cuatro.

P&D analgica Pin central + 4 pines a

y digital la izquierda.
Tres filas de diez pines
a la derecha.

Tabla 4.1. Distintos conectores tipo DVI.

4.12. Universal Serial Bus (USB)

Universal Serial Bus (USB) es un conjunto de especificaciones de conectividad desarrollada

por Intel en colaboracin con los lderes de la industria. USB permite alta velocidad y fcil
conexin de perifricos a un PC. Mientras est enchufado, todo lo que configura
es automticamente. USB la interconexin mas exitosa en la historia de la computacin
personal y ha migrado a la electrnica de consumo (CE) y productos mviles. El smbolo de los
puertos USB es como el mostrado en la figura 4.16.
 Figura 4.16 . Smbolo del puerto USB

4.12.1.The USB standard El estndar USB

Prestacin de un estndar de la industria, USB fue originalmente lanzado en 1995 a 12

Mbps. Hoy en da, USB funciona a 480 Mbps y se encuentra en ms de seis mil millones de PC,
electrnica de consumo (CE), y los dispositivos mviles con una tasa de recorrido de 2 millones
de productos USB que se envan en el mercado aumenta cada ao.Adems de alto rendimiento
y la ubicuidad, USB cuenta con un fuerte reconocimiento de marca del consumidor y una
reputacin de facilidad de uso.

4.12.2.USB hoy

Hoy en da, Hi-Speed USB 2.0, proporciona una mayor mejora en el rendimiento hasta 40 veces
ms rpido que USB 1.0, con una tasa de datos de diseo de hasta 480 megabits por segundo
(Mbps). Adems, USB On-The-Go (OTG), un suplemento a la especificacin USB 2.0, fue creado
en 2002. USB OTG define un doble dispositivo de papel, que puede actuar como servidor o
perifrico, y puede conectarse a un PC u otros dispositivos porttiles a travs del mismo
conector.

Dispositivos mviles tales como computadoras de mano, telfonos celulares y cmaras

digitales que se conectan a la PC como un perifrico USB beneficio de tener mayor capacidad
para conectarse a otros dispositivos USB directamente. Por ejemplo, los usuarios pueden
realizar funciones tales como enviar fotos desde una cmara digital a una impresora, PDA,
telfono celular o envo de archivos de msica desde un reproductor de MP3 a otro reproductor
porttil, PDA o telfono celular.

4.12.3. El paso a USB inalmbrico

Wireless USB es la extensin inalmbrica de nuevo a USB que combina la velocidad y la seguridad
de la tecnologa de cableado con la facilidad de uso de la tecnologa inalmbrica. La conectividad
inalmbrica ha permitido a un estilo de vida mvil lleno de comodidades para los usuarios de
informtica mvil. Tiene un gran apoyo para la conectividad inalmbrica de alta velocidad, el
USB inalmbrico utiliza el comn WiMedia Ultra-wideband (UWB) plataforma de radio
desarrollado por la WiMedia Alliance.

4.12.4. USB en el futuro

El prximo avance en la tecnologa presente en todas partes es el SuperSpeed USB (USB 3.0) que
entregar ms de 10 veces la velocidad especfica de Hi-Speed o USB 2.0. La tecnologa tiene
objetivos de sincronizacin de PC para una transferencia rpida entre las aplicaciones, para que
estas satisfagan las exigencias de la CE(Conformidad Europea) y en los segmentos mviles se
centro para que estos tengan una mayor velocidad de transmisin y recepcin en la informacin.

USB 3.0 va a crear un estndar compatible hacia atrs con la misma facilidad de uso
y capacidades de Plug and Play de tecnologas USB anteriores. Dirigidas a aumentar el
rendimiento a velocidades de datos hasta los 5Gbps, la tecnologa se basara en la misma
arquitectura de USB con cable. Adems, la especificacin USB 3.0 ser optimizada para bajo
consumo de energa y la eficiencia de protocolo mejorado.
4.12.5. La colaboracin de empresas

Intel form el USB Implementers Forum (USB-IF) en 1995, con otros agentes del sector para
apoyar y acelerar la adopcin del mercado y al consumo de los perifricos de USB
compatible. Hoy en da, el USB-IF cuenta con ms de 700 empresas en todo el mundo, y el
Consejo de Administracin est integrado por representantes de Hewlett-Packard, Intel
Corporation, LSI Corporation, Microsoft Corporation, NEC Corporation, y ST-NXP Wireless. El
USB-IF es una organizacin sin fines de lucro creada para proporcionar una organizacin de
apoyo y un foro para la promocin y adopcin de tecnologas de bus serie universal. El foro
facilita el desarrollo de alta calidad, compatible con perifricos USB (dispositivos), y promueve
los beneficios de los productos USB que han superado las pruebas de cumplimiento. La figura
4.17 nos muestra las diferencias que habr en el USB 2.0 y la versin 3.0.

Figura 4.17. Puerto USB Versin 2.0 figura izquierda y la Versin 3.0 mostrado en la figura de la
derecha.