You are on page 1of 16

UNIVERSIDAD NACIONAL

DE INGENIERA

FACULTAD DE INGENIERA
ELCTRICA Y ELECTRNICA
ESCUELA DE INGENIERA ELECTRNICA

INFORME PREVIO N0 02

FUNCIONES LOGICAS: SIMPLIFICACION E


IMPLEMENTACION. CONVERSION DE CODIGOS

ALUMNO
PRADO FERNANDEZ RENZO

ASIGNATURA
SISTEMAS DIGITALES I

LIMA PER
2017
FUNCIONES LOGICAS: SIMPLIFICACION E
IMPLEMENTACION. CONVERSION DE
CODIGOS
CUESTIONARIO:

1. Dadas las siguientes funciones:


Escriba aqu la ecuacin.

a) Simplificar F1 por el mtodo de Quine.


b) Simplificar F2 por el mtodo de Q-M.
c) Simplificar F3 por el mtodo del Tabulado o Numrico.
d) Simplificar F4 por el mtodo de Karnaugh
e) Implementar la funcin simplificada de F1 usando solo NAND
f) Implementar la funcin simplificada de F2 usando solo NOR
g) Implementar la funcin simplificada de F3 usando solo AOI
h) Implementar la funcin simplificada de F4 usando solo XOR
i) Comprobar experimentalmente el funcionamiento en el laboratorio

SOLUCION:

a)
TABLA DE MINI- TERMINOS

N. de 1s Mini-trminos Representacin Binaria Primera diferencia Segunda diferencia

m(0,1) 000_
0 m0 0000 m(0,2) 00_0
m(0,8) _000
m(1,3) 00_1
m1 0001 m(2,3) 001_ m(0,1,2,3) 00__
m(0,2,8,10) _0_0
1 m2 0010 m(2,10) _010 m(8,10,12,14) 1__0
m8 1000 m(8,10) 10_0
m3 0001 m(8,12) 1_00
2 m10 1010 m(10,14) 1_10
m12 1100 m(12,14) 11_0
3 m14 1110
TABLA DE IMPLICANTES PRIMOS

0 1 2 3 8 10 12 14
m(0,1,2,3) X X X X
m(0,2,9,10) X X X X
m(8,10,12,14) X X X X

Se puede notar que el IP1 y el IP3 son los implicantes primos esenciales y como cubre
todos los mini trminos estos son los nicos implicantes primos de la funcin

b)
TABLA DE MINI- TERMINOS

N. de 1s Mini-trminos Representacin Binaria Primera diferencia Segunda diferencia

0 M0 0000 M(0,4) 0_00


M(0,8) _000

1 M4 0100 M(4,12) _100


M8 1000 M(8,12) 1_00 M(0,4,8,12) __00
M(3,7,11,15) __11
2 M3 0011 M(3,7) 0_11
M12 1100 M(3,11) _011
3 M7 0111 M(7,15) _111
M11 1011 M(11,15) 1_11
4 M15 1111

TABLA DE IMPLICANTES PRIMOS

0 3 4 7 8 11 12 15
M(0,4,8,12) X X X X
M(3,7,11,15) X X X X

Se puede notar que el IP1 y el IP2 son los implicantes primos esenciales y como cubre
todos los mini trminos estos son los nicos implicantes primos de la funcin
c)

TABLA DE MINI- TERMINOS


N. de 1s Mini-terminos Representacion Binaria Primera diferencia Segunda diferencia

M(1,3) 00_1
M(1,5) 0_01
1 M1 0001 M(1,9) _001
M2 0010 M(2,3) 001_
M(2,6) 0_10 M(1,3,5,7) 0__1
M(3,7) 0_11 M(1,5,9,13) __01
M3 0011 M(5,7) 01_1 M(2,3,6,7) 0_1_
2 M5 0101 M(5,13) _101 M(5,7,13,15) _1_1
M6 0110 M(6,7) 011_ M(6,7,14,15) _11_
M9 1001 M(6,14) _110
M(9,13) 1_01
M7 0111 M(7,15) _111
3 M13 1101 M(13,15) 11_1
M14 1110 M(14,15) 1 1 1_
4 M15 1111

TABLA DE IMPLICANTES PRIMOS

1 2 3 5 6 7 9 13 14 15
M(1,3,5,7) X X X X
M(1,5,9,13) X X X X
M(2,3,6,7) X X X X
M(5,7,13,15 X X X X
M(6,7,14,15) X X X X

Se puede notar que el IP2 y el IP3 + IP5 son los implicantes primos esenciales y como
cubre todos los mini trminos estos son los nicos implicantes primos de la funcin
d)

A B C D F4
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 0

MAPARA DE KARNAUGH
Agrupando nos quedara la funcin F4 como:

e)

f)

D
g)

h)

2. Simplificar e implementar en el laboratorio, la funcin incompletamente


especificada, simplificada por el mtodo del TABULADO O Numrico a cuatro
literales. Determinar adems los IPE, IPES, IPNE y trminos opcionales, si los
hay.
3. Simplificar e implementar en el laboratorio, la funcin incompletamente
especificada por el mapa-K a cuatro literales

SOLUCION:

Entonces la funcin f(A, B, C, D, E) quedara

4. Disee e implemente en el laboratorio los siguientes circuitos, que sern


controlados segn la siguiente tabla:
S1 S0 FUNCION DE SALIDA
0 0 Complento a 2 de numero de 4 bits
0 1 Detector de paridad impar de numero de 4 bits
1 0 Conversor de cdigo GRAY a BINARIO de 4 bits
1 1 Conversor de cdigo BINARIO a GRAY de 4 bits
5. Disear e implementar en el laboratorio, un circuito detector de cdigo, que nos
permita visualizar, en diodos LED, el equivalente binario del cdigo que se
intenta detectar, que se muestra en la tabla. La entrada es un numero binario
de cuatro bits (generado en forma manual o a travs de un circuito contador), la
salida debe ser el cdigo detectado y deben tener un visualizador (LEDs de
distintos colores). Por otro lado, si ocurre una entrada invalida del cdigo
detectado, los LED de salida deben apagarse

S1 S0 FUNCION DE SALIDA
0 0 EXCESO 3 GRAY (LED VERDE)
0 1 AIKEN (LED AMARILLO)
1 0 84-2-1 (LED ROJO)
1 1 BCD (LED ANARANJADO)

Exceso 3 Aiken 8-4-2-1 BCD


A B C D gray
0 0 0 0 0 0 1 1 1
1 0 0 0 1 0 1 0 1
2 0 0 1 0 1 1 0 1
3 0 0 1 1 0 1 0 1
4 0 1 0 0 1 1 1 1
5 0 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1
7 0 1 1 1 1 0 1 1
8 1 0 0 0 0 0 1 1
9 1 0 0 1 0 0 1 1
10 1 0 1 0 1 0 1 0
11 1 0 1 1 0 1 1 0
12 1 1 0 0 1 1 0 0
13 1 1 0 1 1 1 0 0
14 1 1 1 0 1 1 0 0
15 1 1 1 1 1 1 1 0
EXCESO 3 GRAY:


+
AIKEN:

+
+

BCD 8-4-2-1:

+
+
BCD:

6. Un cdigo BCD se transmite a un receptor lejano. Los bits son A3, A2,
A1, A0 con A3 como el MSB. El circuito receptor contiene un detector de errores
BCD que examina el cdigo recibido y prueba si es BCD legal (es decir <1010).
Disee e implemente el circuito en el laboratorio, utilizando compuertas NOR,
de modo que se produzca un nivel alto en cualquier condicin de error.

SOLUCION:

A3 A2 A1 A0 S
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1

La funcin S nos quedara:

Utilizando solo las compuertas NOR nos quedara:

A3

A2

A1
7. Disear e implementar en el laboratorio un conversor de codigo que convierta
el codigo EXCESO 3 GRAY al codigo AIKEN, emplee en el diseo compuertas
X-OR de dos entradas, y otras compuertas. Visualizar las salidas en LEDs.

SOLUCION:

A B C D X Y Z W
0 0 0 0 0 1 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 1 0 1 1
6 0 1 1 0 1 1 0 0
7 0 1 1 1 1 1 0 1
8 1 0 0 0 1 1 1 0
9 1 0 0 1 1 1 1 1
Entonces usando los mapas de Karnaugh para las salidas X, Y, Z, W nos
quedara

Y
Z

D
8. Disear e implementar en el laboratorio un circuito combinacional con cuatro
lneas de entrada que representen un digito decimal en BCD y cuatro lneas de
salida que generen el complemento de 9 del digito de entrada. Visualice la
salida en un display de 7 segmentos.

A B C D W X Y Z
0 0 0 0 0 1 0 0 1
1 0 0 0 1 1 0 0 0
2 0 0 1 0 0 1 1 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 0 1 0 0
6 0 1 1 0 0 0 1 1
7 0 1 1 1 0 0 1 0
8 1 0 0 0 0 0 0 1
9 1 0 0 1 0 0 1 1


=
AB
CD 00 01 11 10

00 1 1 0 1
01 1 1 0 1
11 1 1 0 0
10 1 1 0 0

You might also like