Clase 3.

Funcionamiento e
interconexiones del computador
Arquitectura de computadores

Luis Rodrigo Barba Guamn

Arquitectura de Von Neuman

Los datos y las instrucciones se almacenan en una sola

memoria L-E.
direccin
Contenido > posicin (no importa el contenido)

Ejecucin > secuencia de instrucciones

Alternativas de hard/soft(ware)

Hardware especfico

Intrprete
Sec. Fun.
de
Datos Log y Arit Resultados Cod. instruccin instruc.

Seales de control

Func.
Arit y
Datos Log. Resultados

a) Prog. Hardware b) Prog. Software

Esquema de dos niveles

Registro temporal de
memoria (MBR)

Registro de direccin de
memoria (MAR)

Registro de Instruccin (IR)

Registro temporal de
instruccin (IBR)

Contador del programa (PC)

Acumulador (AC)

Multiplicador cociente (MQ)

Funcionamiento
del computador

Ciclo de captacin y ejecucin.

Interrupciones

Funcionamiento de E/S
Ciclo de Captacin y Ejecucin

0 3 4 15

Direccin

a) Formato de instruccin
0 1 15
Magnitud

b) Formato de enteros

Contador de programa (PC)= Direccin de instruccin 0001 = Cargar AC desde memoria

Registro de instruccin (IR) = Instruccin en ejecucin 0010 = Almacenar AC en memoria
Acumulador(AC) = Almacenamiento temporal 0101 = Sumar a AC un dato de memoria
Ejemplo
Interrupciones

Programa > condicin de la ejecucin de una instr.

Temporizacin > Tiempo interno del procesador

E/S > Fin de una operacin (Ok/error)

Fallo de hardware > Falta de potencia/memoria

Flujo de control con/sin
interrupciones.

https://lamiradelsniper.wordpress.com/2012/08/20/interrupciones/
Ciclo de instruccin con
interrupcin.

Cada E/S tiene sus propias instrucciones para leer y escribir

Gestores de interrupcin son rutinas del OS
Temporizacin de un programa
Interrupciones mltiples

Mientras se
ejecuta una
interrupcin,
se puede
presentar
otra
interrupcin
Interrupciones mltiples

Prioridad a las
interrupciones.

Ejemplo:

Impresora: (2)

Disco: (4)

Comunicacin: (5)
Ejemplo con mltiples interrupciones
Estructura de interconexin

Tipos de transferencia de datos

- Memoria a procesador
- Procesador a memoria
- E/S a procesador
- Procesador a E/S
- Memoria a E/S
- E/S a memoria
Estructura de BUS

L. Datos.- Transmitir
los datos entre los
mdulos del sistema.

L. Direccin.- Designar
la fuente o destino de
dato situado en el bus
de datos.

L. Control.- Controlar
el acceso y uso de la
linea de datos y
control.
Lineas de control

Memory write

Memory read

I/O write

I/O read

Transfer ACK

Bus request

Clock

Reset
Implementacin fsica de arquitectura de bus
Jerarquas de buses mltiples

> dispositivos conectados > retardo de propagacin

Problema aumenta si las transferencias de datos llegan

a la capacidad del bus.

Uso de varios buses de forma jerrquica.

Uso de buses de expansin

Diseo del bus

Elementos de diseo de un bus

Dedicado Anchura del Direccin

Tipo
Multiplicado bus Datos

Mtodo de Centralizado Lectura

arbitraje Distribuido Transferencia Escritura
de Lec-modif-esc
Temporiza Sncrono datos Lec-despus-esc
cin Asncrono Bloque
Operacin sncrona
Tipo de transferencia
Preguntas

Que tipos generales de funciones especifican las instrucciones de un

computador?

Enumere y defina brevemente los estados posibles que determina la ejecucin de

una instruccin

Enumere y defina dos aproximaciones para gestionar las instrucciones mltiples.

Qu tipo de transferencias debe permitir las estructura de interconexin (buses)

de un computador?

Qu ventaja tiene una arquitectura de varios buses frente a otra de bus nico?

Enumere y defina brevemente los grupos de lneas de seal para el bus PCI.
Bibliografa

STALLING, WILLIAM (2006), Organizacin y

arquitectura de computadores, Madrid: Pearson
Prentice-Hall

www.intel.com

www.ibm.com