CIRCUITOS DIGITALES

SIMPLIFICACIN DE CIRCUITOS
LGICOS
LABORATORIO N3

I. OBJETIVOS
Disear, minimizar e implementar circuitos lgicos aplicando los teoremas del Algebra
de Boole y el mtodo de simplificacin de los Mapas de Karnaugh.
Simular y comprobar la equivalencia de algunos circuitos lgico con el apoyo del
simulador PROTEUS ISIS.
II. DESARROLLO DE LA PRCTICA
2.1. Minimizacin de circuito lgico FA
Implementar en el Proteus Isis, el circuito lgico de la siguiente figura.
 CIRCUITOS DIGITALES

Para la simulacin, manipular los controles de estado lgico correspondientes a las

variables binarias (X, Y, Z) y anotar en la tabla, el estado lgico de las funciones lgicas
S y C, representados por los probadores lgicos.
Variables de entrada Salidas Trmino para producto de Trmino para suma de
sumas productos

X Y Z C S C S C S

0 0 0 0 0 X+Y+Z X+Y+Z

0 0 1 0 1 X+Y+Z XYZ
0 1 0 0 1 X+Y+Z XYZ
0 1 1 1 0 X+Y+Z XYZ
1 0 0 0 1 X+Y+Z XYZ
1 0 1 1 0 X+Y+Z XYZ
1 1 0 1 0 X+Y+Z XYZ
1 1 1 1 1 XYZ XYZ

Complete la tabla, con los trminos algebraicos que corresponde, tal que permita
representar las funciones S y C mediante las siguientes formas cannicas: Suma de
productos y Producto de sumas.
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
 CIRCUITOS DIGITALES

Represente algebraicamente las funciones S y C tal como se requiere:

C(x,y,z) = ( 3,6 , 7 , 5)

C(x,y,z) = (0 , 1 ,2 , 4)

S(x,y,z) = ( 1, 2 ,4 ,7 )

S(x,y,z) = (0 , 3 ,5 , 6)
Partiendo de la forma cannica Suma de productos, minimizar cada una de las
expresiones haciendo uso de los teoremas de Algebra de Boole.

Expresin final de S(x,y,z) = xy+xz+zy

Expresin final de C(x,y,z) = xy+xz+zy

Con los datos de la tabla desarrollada, represente las funciones S y C en el mapa de

Karnaugh.
Para la funcin S: Para la funcin C:
XY 00 01 11 10 XY 00 01 11 10
Z Z
0 0 1 0 1 0 0 0 1 0

1 1 0 1 0 1 0 1 1 1

Partiendo del mapa de Karnaugh, determine las expresiones algebraicas minimizadas.

PRODUCTO DE SUMAS
 CIRCUITOS DIGITALES

Expresin final de S(x,y,z) = (X+Y)(Y+Z)(Y+Z)

Expresin final de C(x,y,z) =. (X+Y) (X+Y) (Z+Y)

En el recuadro siguiente, dibuje el circuito lgico que representa la solucin a las

funciones lgicas S y C mejor optimizadas.
 CIRCUITOS DIGITALES

2.2 Minimizacin de circuito lgico FS

Implementar en el Proteus Isis, el circuito lgico de la siguiente figura.

Para la simulacin, manipular los controles de estado lgico correspondientes a las

variables binarias (X, Y, Z) y anotar en la tabla, el estado lgico de las funciones lgicas
R y D, representados por los probadores lgicos.
Variables de entrada Salidas Trmino para suma Trmino para producto de
de productos sumas

X Y Z R D R D R D
0 0 0 0 0 X+Y+Z X+Y+Z
0 0 1 1 0 XYZ X+Y+Z
0 1 0 1 0 XYZ X+Y+Z
0 1 1 0 1 XYZ X+Y+Z
1 0 0 1 0 XYZ X+Y+Z
1 0 1 0 1 XYZ X+Y+Z
1 1 0 0 1 XYZ X+Y+Z
1 1 1 1 1 XYZ XYZ

Complete la tabla, con los trminos algebraicos que corresponde, tal que permita
representar las funciones R y D mediante las siguientes formas cannicas: Suma de
productos y Producto de sumas
CIRCUITOS DIGITALES
CIRCUITOS DIGITALES
 CIRCUITOS DIGITALES

Represente algebraicamente las funciones R y D tal como se requiere:

R(x,y,z) = (3 ,6 , 7 ,5 )

R(x,y,z) = (0 , 1 ,2 , 4)

D(x,y,z) = ( 1,2 , 4 ,7 )

D(x,y,z) = ( 0, 3 , 5,6 )
Partiendo de la forma cannica Producto de sumas, minimizar cada una de las
expresiones haciendo uso de los teoremas de Algebra de Boole.

Expresin final de R(x,y,z) = (X+Y)(Y+Z)(Y+Z)

Expresin final de D(x,y,z) = (X+Y) (X+Y) (Z+Y)

Con los datos de la tabla desarrollada, represente las funciones R y D en el mapa de

Karnaugh.
Para la funcin R: Para la funcin D:
YZ 00 01 11 10 YZ 00 01 11 10
X X
0 0 1 0 1 0 0 0 1 0

1 1 0 1 0 1 0 1 1 1

Partiendo del mapa de Karnaugh, determine las expresiones algebraicas minimizadas.

 CIRCUITOS DIGITALES

Expresin final de R(x,y,z) = XY+XZ+ZY

Expresin final de D(x,y,z) = XY+XZ+ZY

En el recuadro siguiente, dibuje el circuito lgico que representa la solucin a las

funciones lgicas R y D mejor optimizadas.
 CIRCUITOS DIGITALES

6. CONCLUSIONES
Gracias al Algebra de Boole y el mtodo de los Mapas de Karnaugh ,podemos
reducir nuestros circuitos lgicos a circuitos lgicos ms pequeos, facilitndonos el
anlisis de estos circuitos .

7. BIBLIOGRAFA
RONALD TOCCI; Sistemas digitales.
http://buscador.hispavista.es/logica--algebra-de-boole
http://www.ncc.up.pt/~zp/aulas/9899/me/trabalhos/
alunos/circuitos_logicos/algboole.html

8. ANEXO
Ubicacin de componentes en la ventana Pick Devices
Dispositivo Librera Sub-categora Categora
AND, OR, NOT ACTIVE Gates Simulator Primitives
NAND; NOR, XOR ACTIVE Gates Simulator Primitives
74LS11 74LS Gates & Inverters TTL 74LS series
LOGICSTATE ACTIVE Logic Stimuli Debugging Tools
LOGICPROBE (BIG) ACTIVE Logic Probes Debugging Tools