Exerccios Estrutura do processador, pipeline e tratamento de hazards

1 - Em relao aos conjuntos de instrues, atribua V (verdadeiro) ou F (falso) s

afirmativas a seguir.
( ) O cdigo de operao especifica a operao a ser realizada.
( ) Referncias de operandos especificam um registrador ou memria.
( ) O estilo little-endian armazena o byte mais significativo no endereo mais baixo.
( ) Pilhas podem ou no ser visveis ao programador.
( ) Pilhas crescem de endereos menores para endereos maiores.
Assinale a alternativa que contm, de cima para baixo, a sequncia correta.
a) V, V, F, V, F. b) V, F, V, F, F. c) F, V, V, V, F. d) F, V, F, F, V. e) F, F, V, V, V.

2 - Sobre pipelines, assinale a alternativa correta.

a) Cada estgio do pipeline possui seu prprio tempo de durao.
b) Um pipeline precisa de registradores para armazenar dados entre estgios.
c) Dependncias de dados iro paralisar o pipeline.
d) O pipeline paralisado ao executar uma instruo de desvio.
e) O tempo de leitura de uma instruo maior que o tempo de execuo.

3 - Considere o conjunto de operaes descritas a seguir, em linguagem de transferncia

entre registradores.
F1: REM CP;
F2: RDM M[REM], CP CP + 1;
F3: RI RDM;
Dados: REM o registrador de endereos da memria; RDM o registrador de dados da
memria; RI o registrador de instrues; CP o contador de programa e M[X] o
contedo de memria indicado pelo endereo X.
Assinale a alternativa que indica a que fase do processamento de uma instruo em uma
mquina pipeline corresponde o conjunto de operaes descrito.
a) Decodificao de instruo.
b) Busca de operando.
c) Execuo de instruo.
d) Busca de instruo.
e) Armazenamento de resultado.

4 - Um processador tem um ciclo de operao igual a 20ns. Ele gasta dois ciclos para
fazer a busca de uma instruo, um ciclo para decodificar cada instruo, dois ciclos para
buscar os operandos necessrios e trs ciclos para executar a instruo e armazenar o
resultado correspondente em algum registrador. Se a organizao desta mquina for
estritamente sequencial, qual ser o perodo de execuo de uma instruo? Se
utilizarmos latches de 2ns de atraso e considerarmos cada mdulo como indivisvel, qual
ser o perodo do pipeline se a mquina for organizada segundo uma estrutura de quatro
estgios?
a) Respectivamente 20ns e 22ns.
b) Respectivamente 20ns e 42ns.
c) Respectivamente 20ns e 62ns.
d) Respectivamente 160ns e 42ns.
e) Respectivamente 160ns e 62ns.

5 - Uma tabela de histrico de desvios (PHT) uma pequena memria colocada no

estgio de busca de instrues, indexada pelos bits mais baixos do endereo da instruo
que est sendo buscada. Cada entrada na PHT codifica a predio do resultado da
prxima execuo de qualquer instruo de desvio que indexe essa entrada na tabela,
baseado no resultado de um contador saturante de 2 bits. Assumindo 00 como valor inicial
dos contadores, ASSINALE a predio de cada desvio (A:, B: e C:) aps a verificao das
seguintes seqncias de resultados para uma mesma instruo de desvio: (T = tomado, N
= no tomado).
A: N T T T N T T T N N T T N N T T N
B: N T N N N N N N N N T N T T N N T
C: T N T T T T N N N T T N N N T T T
A) Tomado, No Tomado, Tomado
B) Tomado, Tomado, Tomado
C) No Tomado, No Tomado, No Tomado
D) No Tomado, Tomado, No Tomado
E) No Tomado, No Tomado, Tomado

6 - Um processador tem cinco estgios de pipeline. Suponha que cada uma das etapas
do processador (busca, decodificao, execuo, leitura ou escrita de dados em memria
e escrita em registrador) seja executada em 5ns. O tempo total para que 5 instrues
sejam executadas em pipeline, supondo que no haja dependncia de dados entre as
instrues
A) 15ns
B) 25ns
C) 30ns
D) 45ns
E) 50ns

7 - Processadores atuais incluem mecanismos para o tratamento de situaes especiais,

conhecidas como interrupes. Em uma interrupo, o fluxo normal de instrues
interrompido para que a causa da interrupo seja tratada. Com relao a esse assunto,
assinale a opo correta.
A Controladores de entrada e sada geram interrupes de forma sncrona execuo do
processador, para que nenhuma instruo fique incompleta devido ocorrncia
da interrupo.
B Quando uma interrupo ocorre, o prprio processador salva todo o seu contexto atual,
tais como registradores de dados e endereo e cdigos de condio, para que esse
mesmo contexto possa ser restaurado pela rotina de atendimento da interrupo.
C O processador pode auto-interromper-se para tratar excees de execuo, tais como
um erro em uma operao aritmtica, uma tentativa de execuo de instruo ilegal ou
uma falha de pgina em memria virtual.
D Rotinas de tratamento de interrupo devem ser executadas com o mecanismo de
interrupo inibido, pois esse tipo de rotina no permite aninhamento.
E O uso de interrupo para realizar entrada ou sada de dados somente eficiente
quando o perifrico trata grandes quantidades de dados, como o caso de discos
magnticos e discos pticos. Para perifricos com pouco volume de dados, como teclados
e mouses, o uso de interrupo ineficiente.