Circuitos Electrnicos II

George Boole, ao de 1854

IDENTIFICACION DE UN CIRCUITO
INTEGRADO

a) x
b) X
c) Y
d) z(x + y)
e) 0
f) y(x + w)

46
 CIRCUITOS
COMBINACIONALES
Hay varios tipos de circuitos combinacionales, atendiendo a su densidad de
integracin; esto es, a su nmero de transistores o de puertas lgicas.

Circuitos SSI: Son circuitos de baja escala de integracin, y contienen

hasta 10 puertas lgicas o 100 transistores.
Circuitos MSI: Son los de media escala de integracin, y contienen entre
10 y 100 puertas lgicas, o de 100 a 1.000 transistores.
Circuitos LSI: Son circuitos de alta escala de integracin, y tienen entre
100 y 1.000 puertas lgicas, o de 1.000 a 10.000 transistores.
Circuitos VLSI: Son los de ms alta escala de integracin, y tienen ms
de 1.000 puertas lgicas o ms de 10.000 transistores.

93

Parmetros y caractersticas
Retardo de propagacin (propagation
delay)
Tensin de alimentacin (DC Supply
Voltage) DC (VCC)
Consumo (Power dissipation)
Niveles lgicos de entrada y salida
Producto velocidad-potencia
Carga y Fan-Out

47
Retardo de propagacin

Fan-out

48
 EL INVERSOR
SIMBOLOS
CONVENCIONAL IEEE TABLA DE VERDAD

Entrada Salida
Bajo (0) Alto (1)
Alto (1) Bajo (0)

CIRCUITO INTEGRADO
ECUACIN BOOLEANA
Salida = Entrada
X=A

Inversor: Oscilograma

49
 Inversor: Aplicacin

PUERTA AND
SIMBOLOS
CONVENCIONAL IEEE TABLA DE VERDAD
A B X
0 0 0
0 1 0
1 0 0
1 1 1

CIRCUITO INTEGRADO
ECUACIN BOOLEANA
X=AB

50
AND: Oscilograma

AND: Oscilograma

Todas tienen que estar

ALTAS para que la salida
sea ALTA

51
 AND: Aplicacin 1 (habilitar)

AND: Aplicacin 2 (sistema alarma)

52
 PUERTA OR
SIMBOLOS
CONVENCIONAL IEEE TABLA DE VERDAD
A B X
0 0 0
0 1 1
1 0 1
1 1 1

CIRCUITO INTEGRADO
ECUACIN BOOLEANA
X=A+B

OR: Oscilograma

53
 OR: Oscilograma

Todas las entradas

BAJAS para que la
salida sea BAJA

OR: Aplicacin (anti intrusin)

54
 PUERTA NAND
SIMBOLOS
CONVENCIONAL IEEE TABLA DE VERDAD
A B X
0 0 1
0 1 1
1 0 1
ECUACIN BOOLEANA 1 1 0
X=A.B
CIRCUITO INTEGRADO
CIRCUITO EQUIVALENTE

NAND: Oscilograma

55
NAND: Oscilograma

Todas las entradas deben

ser ALTAS para que la
salida sea BAJA

NAND: Equivalencia

56
 NAND: Aplicacin

NAND: Aplicacin (cont.)

57
 PUERTA NOR
SIMBOLOS
CONVENCIONAL IEEE TABLA DE VERDAD
A B X
0 0 1
0 1 0
1 0 0
ECUACIN BOOLEANA 1 1 0

X A B CIRCUITO INTEGRADO
CIRCUITO EQUIVALENTE

NOR: Oscilograma (I)

58
NOR: Oscilograma (II)

Todas las entradas deben ser

BAJAS para que la salida sea
ALTA

NOR: Equivalencia

59
 NOR: Aplicacin

PUERTA OR EXCLUSIVA
SIMBOLOS
CONVENCIONAL IEEE TABLA DE VERDAD
A B X
0 0 0
0 1 1
1 0 1
ECUACIN BOOLEANA 1 1 0
X A B A B
X A B CIRCUITO INTEGRADO

CIRCUITO EQUIVALENTE

60
 XOR: Oscilograma

XOR: Aplicacin (suma)

61
 PUERTA NOR EXCLUSIVA
SIMBOLOS
CONVENCIONAL IEEE TABLA DE VERDAD
A B X
0 0 1
0 1 0
1 0 0
ECUACIN BOOLEANA 1 1 1
X A B A B
X A B CIRCUITO INTEGRADO

CIRCUITO EQUIVALENTE

XNOR: Oscilograma

62
 Problema

Qu puertas no funcionan correctamente?

Ejemplos de chips reales

63
 Resumen

Has aprendido
Describir el funcionamiento del inversor y
las puertas lgicas bsicas (AND y OR)
Describir el funcionamiento de las puertas
NAND, NOR, XOR y XNOR
Aplicaciones bsicas de las puertas lgicas
Dibujar oscilogramas con las relaciones
entre entradas y salidas de las puertas
lgicas.

64
 Manipulacin de Funciones
Algebraicas

129

Conceptos importantes
Literal o variable
Trmino de producto
Trmino estndar de productos o minitrmino
Sumatoria de productos
Sumatoria cannica o sumatoria de trminos de
productos estndares.
Sumatoria de productos mnima o expresin
simplificada.
Nota: cada uno de estos conceptos tiene un concepto
dual para la suma.
130

65
 La simplificacin
El proceso de la simplificacin consiste en
aplicar los postulados y teoremas del
lgebra de conmutacin para llegar a la
expresin ms simple de la ecuacin, est,
se presentar normalmente en su forma de
sumatoria de productos mnima.

131

Ejemplo de simplificacin
F = xy(z+x+zy)
F=xyz+xyx+xyzy
F=xyz+xy+xyz
F=xyz+xy
F=xy
Simplificar:
xyz + xyz + xyz + xyz + xyz

132

66
 Sobre la simplificacin
No existe una metodologa para realizar la
simplificacin.
Slo la prctica es la manera de alcanzar la
simplificacin ms ptima.
La aplicacin del lgebra de conmutacin
no garantiza el llegar a la simplificacin
ptima.

133

Implementacin de Funciones
con Compuertas

134

67
 Redes con AND, OR y NOT
Una vez que se define la suma de productos
mnima se debe de definir el diagrama
lgico, compuesto por una red de
compuertas que describan la funcin.

135

Ejemplo de un circuito de dos niveles

f xyz xyz xyz xyz
X
Y
Z

X
Y
Z

X
Y
Z

X
Y
Z

136

68
 Niveles
El nmero de niveles corresponde al mximo
nmero de compuertas que una seal debe
pasar desde su entrada hasta la salida.
En el caso anterior tenemos dos niveles, esto
asumiendo que tenemos disponibles en la
entradas los complementos de la literales,
cuando no se dispone de los complementos es
necesario complementar con compuertas NOT.

137

Problema
f xyz xyz xyz xyz xyz
a) Diagrama de la suma de productos
b) Diagrama de la suma de productos mnimo

138

69
 Una red multinivel
h z wxy v( xz w)

Las redes multinivel son el resultado de implementar funciones que no estn

en la forma ni de suma de productos ni de productos de sumas.

139

De la Tabla de Verdad a la Expresin

Algebraica
En la mayora de los casos, un problema digital es
presentado en la forma de una declaracin o como una
tabla de verdad, esto nos obliga a tener la habilidad de
llevar los datos de una tabla de verdad a una expresin
algebraica.
En la tabla de verdad, cada combinacin de las
variables de entrada corresponde a un termino de
producto estndar.
Es posible extraer una sumatoria de productos
estndares sumando cada termino de producto cuyo
resultado en la tabla de verdad es igual a 1.
140

70
 Miniterminos
a b c Minitermino Nmero

En la tabla se muestra la 0 0 0 ABC 0

equivalencia entre las
combinaciones de una tabla 0 0 1 ABC 1
de verdad y los minitrminos
que estn asociados a cada 0 1 0 ABC 2
uno de los productos
estndares de una expresin 0 1 1 ABC 3
algebraica.
1 0 0 ABC 4
Los miniterminos pueden ser
referidos tambin por sus 1 0 1 ABC 5
nmeros, que estn
mostrados en la columna de la 1 1 0 ABC 6
derecha.
1 1 1 ABC 7

141

Ejemplo 1
A B C f f La expresin algebraica ser:

0 0 0 0 1 f(A,B,C) = m(1,2,3,4,5)
= ABC+ABC+ABC+ABC+ABC
0 0 1 1 0
f(A,B,C) = m(0,6,7)
0 1 0 1 0 = ABC+ABC+ABC

0 1 1 1 0
Para la mayora de los casos la suma
de los minitrminos no representa
1 0 0 1 0
la sumatoria mnima de productos.
1 0 1 1 0

1 1 0 0 1

1 1 1 0 1

142

71
 Ejemplo 2, con condiciones irrelevantes
a b c f

La expresin algebraica ser: 0 0 0 x

f(a,b,c) = m(1,2,5) + d(0,3) 0 0 1 1

0 1 0 1

0 1 1 x

1 0 0 0

1 0 1 1

1 1 0 0

1 1 1 0

143

Problema
Desarrollar las expresiones algebraicas para
EJE1, EJE2 y EJE3.

144

72
 Finalizacin del proyecto EJE1
Z2= ABCD+ABCD+ABCD+ABCD+ABCD
Z2 suma mnima = ACD+BCD+ABC+ABD
Diagrama lgico

145

Introduccin a los Mapas de

Karnaugh

146

73
 Mapas de Karnaugh
Es un mtodo grfico usado para la
simplificacin de funciones de conmutacin.
Propuesto por Maurice Karnaugh en 1953.
Los mapas de Karnaugh se compone de un
cuadrado por cada minitrmino posible de una
funcin.
2 variables, 4 cuadrados
3 variables, 8 cuadrados
4 variables, 16 cuadrados

147

Mapa de Karnaugh para dos variables

A A
B 0 1
AB AB m0 m2 0 0 2

AB AB m1 m3 1 3
B 1

Aqu tenemos tres vistas de una mapa de dos variables, las casillas
sombreadas, por ejemplo, corresponden al minitrmino 2 donde A=1 y B=0

148

74
 Representando funciones en un Mapa de
Karnaugh (1)
Cuando se quiere llevar una funcin a un
mapa, se coloca un 1 en el casillero
correspondiente al minitrmino que result
como 1 en la funcin.
Los otros casilleros se dejan en blanco
Si existen condiciones irrelevantes, es
necesario poner una X en los minitrminos
correspondientes.
149

Representando funciones en un Mapa de

Karnaugh (2)
a A
b 0 1 B 0 1

0 1 0 1 X

1 1
1 1

F(a,b) = m(0,3) F(A,B) = m(0,3) + d(2)

150

75
 Mapa de Karnaugh para 3
variables
AB AB
C 00 01 11 10 C 00 01 11 10
0 ABC ABC ABC ABC 0 0 2 6 4

1 ABC ABC ABC ABC 1 1 3 7 5

La idea con la codificacin es poder usar el P9a. ab+ab=a

151

Mapa de Karnaugh para 4

AB
CD 00 01 10 variables
11 10 CD
AB
00 01 11
00 ABCD ABCD ABCD ABCD 00 0 4 12 8

01 01
ABCD ABCD ABCD ABCD
1 5 13 9

11 ABCD ABCD ABCD ABCD

11 3 7 15 11

10 ABCD ABCD ABCD ABCD

10 2 6 14 10

152

76
 Ejemplo de adyacencia para un mapa de 4
variables
Los 1 en dos celdas adyacentes corresponden a un solo trmino de
producto.
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 00 1

01 01
1 1

11 11

10 10 1

ACD ABD
153

Extendiendo el concepto de adyacencia

para agrupar ms celdas

AB AB
C 00 01 11 10 C 00 01 11 10
0 0

1 1 1 1 1 1 1 1 1 1

AC AC C

154

77
 Otros ejemplos para grupos de 4
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 1
00 1 1

01 01
1 1 1 1 1

11 1 1 1
11 1 1

10 1 10 1 1

AB AD BD BD

155

Grupos de 8
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 1 1
00 1 1 1 1

01 01
1 1

11 1 1
11

10 1 1 10 1 1 1 1

A D

156

78
 Ejemplo de simplificacin usando Mapas
de Karnaugh
xyz + xyz + xyz + xyz + xyz
xy xy
z 00 01 11 10 z 00 01 11 10
0 1 1 0 1 1

1 1 1 1 1 1 1 1

xy
z 00 01 11 10
0 1 1

1 1 1 1 xy + xy + xz

157

Problema
f = abc + abc + abc + abc
Para la funcin f encontrar:
La suma de productos mnima usando un mapa d
karnaugh.

Retomaremos el estudio de los Mapas de

Karnaugh un poco ms adelante

158

79
 Compuertas NAND, NOR y OR
EXCLUISIVAS

159

Compuerta NAND y NOR

Como la otras compuertas que estudiamos, tambin estn disponibles
en el comercio con dos, tres, cuatro y ocho entradas.

Smbolos para NAND

Smbolos para NOR

160

80
 Importancia de las NAND y NOR
Todas las funciones Booleanas pueden ser
substituibles por una funcin equivalente que utilice
nicamente compuertas NAND y/o NOR, esto con los
siguientes objetivos:
Disminucin del nmero de componentes en una tarjeta de
circuito impreso.
Dar facilidad de mantenimiento futuro y
Disminuir el consumo de energa.
La transformacin de cualquier funcin se efectuar
mediante la correcta utilizacin del teorema de
Moorgan.

161

Algunas equivalencias

162

81
 Metodologa para transformar una
expresin a NAND
1. Una vez obtenida la expresin correspondiente del problema
digital, se realiza a todo el conjunto una doble inversin o
negacin.
2. Como nos encontramos en el caso de implementar con puertas
NAND, si la expresin resultante est en funcin de productos,
las dos negaciones deben dejarse tal cual. Si, por el contrario, es
una suma, se aplica el teorema de Moorgan sobre dicha suma.
3. Continuar 2, hasta la obtencin de una funcin compuesta
exclusivamente como productos negados.

163

Metodologa para transformar una

expresin a NOR
1. Con la expresin correspondiente se realiza a todo el conjunto
una doble inversin o negacin.
2. Si la expresin resultante est en funcin de sumas, las dos
negaciones deben dejarse tal cual. Si se trata de un producto,
tendremos que aplicar el teorema de Moorgan sobre el producto.
3. Continuar 2 (realizando el proceso anterior) hasta la obtencin de
una funcin compuesta exclusivamente por sumas negadas.

164

82
Compuerta OR-Exclusiva y NOR-Exclusiva

a b a xor b a b a xnor b
0 0 0 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 1

165

CIRCUITOS
COMBINACIONALES
Los circuitos MSI se clasifican de la siguiente forma segn la funcin que
desempean en los sistemas digitales;

DE COMUNICACIN: Transmiten y modifican informacin.

Codificadores: Con prioridad o sin prioridad.
Decodificadores: Excitadores y no excitadores.
Multiplexores y demultiplexores.

ARITMTICOS: Operan con los datos binarios que procesan.

Sumadores y semisumadores.
Comparadores.
Restadores.

166

83
CIRCUITOS COMBINACIONALES: CODIFICADOR

CODIFICADOR: Es un dispositivo que

transforma una seal expresada en un
cdigo humano a un cdigo binario.

Se denomina completo si las entradas son

N
2 , e incompleto si stas son menores que
N N N
2 . 2
ENTRADAS SALIDAS

El codificador con prioridad es capaz de

atender a varias entradas simultneas y
determinar el criterio que da prioridad a
una seal u otra, mientras que el sin
prioridad solo acepta una entrada cada vez.

167

CODIFICADOR
Codificador sin prioridad : Su
objetivo es la generacin de un
nmero binario sobre sus n
salidas que identifique cul de las
entradas est activadas.

168

84
 CODIFICADOR
Codificador con prioridad : Para obtener codificadores que respondan a una sola
seal de entrada activa, se le asigna valores fijos de prioridad a las lneas de entrada,
de forma que en cada instante slo se genera el cdigo de salida de la entrada activa
que tenga la mxima prioridad.

169

CIRCUITOS COMBINACIONALES: DECODIFICADOR

Un DECODIFICADOR podra definirse como la funcin inversa del

anterior. Dispone de n entradas y 2n salidas.

Atendiendo a su salida, el decodificador puede ser activo a nivel alto (1) o a

nivel bajo (0)

La mayora integran un dispositivo de control mediante una entrada Enable,

(que puede ser activa a niveles alto o bajo) tal que si no se da, el
decodificador no se activa. Tambin puede requerirse una combinacin de
ellos, a modo de clave.

Tambin existen decodificadores para los que a partir de las diferentes

entradas posibles se active ms de una salida. Estos son los llamados
decodificadores-excitadores.

170

85
 DECODIFICADOR BCD A DECIMAL
Es un decodificador con 4 entradas y 10 salidas.
El objetivo es representar en la salida el nmero decimal correspondiente a la
combinacin binaria de la entrada.

171

DISPLAY DE 7 SEGMENTOS
Es un componente que se utiliza para la representacin de nmeros en muchos
dispositivos electrnicos.
Se arma de manera que se pueda activar cada segmento (diodo LED) por
separado logrando de esta manera combinar los elementos y representar todos
los nmeros en el display (del 0 al 9).
El ms comn es el de color rojo, por su facilidad de visualizacin.
Cada elemento del display tiene asignado una letra que identifica su posicin en
el arreglo del display.
Se tienen de 2 tipos: nodo comn y ctodo comn.

172

86
 DECODIFICADOR DE 7 SEGMENTOS
Est destinado a excitar los segmentos de un display a partir del cdigo BCD
o binario.
Son capaces de proporcionar corriente (salidas activas a nivel alto) o
absorberla (salidas activas a nivel bajo).
As, las salidas activas se combinan para encender determinados LED, que
representarn el dgito pedido.

173

DECODIFICADOR DE 7 SEGMENTOS

174

87
 MULTIPLEXOR

Un MULTIPLEXOR es un
distribuidor con varias entradas de
datos y nica salida.
Un multiplexor 2n:1 es un
dispositivo con 2n entradas y una
salida. El contenido de una de las
entradas pasa a la salida segn el
valor de las n entradas de control.

175

DEMULTIPLEXOR
Un DEMULTIPLEXOR es la
inversa del multiplexor, con
una entrada, 2n salidas y n
entradas de control, siendo
la salida aplicada por el
cdigo igual a la entrada,
quedando el resto de salidas
en reposo.
Un demultiplexor es lo
mismo que un decodificador
con entrada Enable.

176

88
 IMPLEMENTACION DE FUNCIONES
LGICAS CON DECODIFICADORES
Un decodificador genera en sus salidas, todos los minterms de un nmero de
variables igual al nmero de lneas de entrada.
Por tanto, con un decodificador de n entradas y 2n salidas y puertas OR, se
pueden implementar funciones lgicas de n variables ( tambin podra tomar
los ceros de la funcin y utilizara puertas NOR ).

177

IMPLEMENTACION DE FUNCIONES
LGICAS CON DEMULTIPLEXORES
Viendo un ejemplo, podremos ver como se realiza la sntesis.
Se va a utilizar un MUX 4:1 por tanto tengo 2 entradas de seleccin.
Elijo de la funcin lgica a implementar 2 de las variables como seales de
seleccin y determino cual debe ser las entradas del multiplexor con la que
me queda.

178

89
 CIRCUITOS ARITMETICOS

SEMISUMADOR: Es un circuito digital que efecta la suma binaria de los

dos dgitos de entrada, proporcionando en su salida el resultado de la suma y
el posible acarreo producido.
SUMADOR TOTAL: Es lo mismo que el semisumador, con la diferencia de
que tiene una entrada ms, que corresponde al acarreo de la etapa anterior.

179

CIRCUITOS ARITMETICOS
RESTADOR: Es muy similar al
sumador, con la diferencia de que
ste realiza la resta binaria entre
los dgitos de entrada, y el acarreo
recibe el nombre de prstamo.

En la prctica, los circuitos

restadores suelen hacerse con
sumadores, empleando la resta por
complementacin.

180

90
 CIRCUITOS ARITMETICOS
COMPARADORES: Son circuitos combinacionales que indican la igualdad
o desigualdad de dos nmeros binarios A y B de n bits cada uno.

Suelen disponer de entradas de acoplamiento en cascada, para poder comparar

palabras con mayor nmero de bits de los permitidos por el comparador que
usamos.

Ejemplo: Comparador de 4 bits

181

91