Experiencia N03: Circuitos Schmitt

2017 Trigger, puertas de tres estados, buffer

inversor con salida en colector abierto,
Timer 555

(INFORME FINAL)
Alumno: FIEE - 2017 I
Cruz Salas , Harol 15190033 Universidad
Lizonde Peredo, James 15190167 Nacional
Sanchez Casas, Carlos Alberto 15190153 Mayor de
Quispe Loa, Alvaro Joel 15190127 San Marcos
Profesor: Ing. Oscar Casimiro Pariasca
Horario: Martes 14:00-16:00hrs

Laboratorio de Circuitos Digitales I

 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

CUESTIONARIO FINAL
1. Presente comentarios de los circuitos verificados en la parte experimental.

Experimento N1.- Verificar experimentalmente el funcionamiento del Schmitt

Trigger en el circuito siguiente:

Figura 1.1. Circuito experimental N1 (generador de pulsos con el Schmitt trigger)

Este circuito generador de onda simple consiste de una sola puerta lgica
inversora que es el TTL 74LS14 Schmitt con un condensador C conectado entre su
terminal de entrada y tierra (0V), y la realimentacin positiva necesaria para el circuito
oscile que suministra la resistencia de realimentacin, dada por la resistencia R.
Este mtodo es la forma ms fcil de hacer un generador de forma de onda
bsica astable. Cuando se usa para producir seales de reloj o de sincronizacin, el
multivibrador astable debe producir una forma de onda estable que permite cambiar
rpidamente entre sus estados alto y bajo sin ninguna distorsin o ruido, y los
inversores Schmitt hacen precisamente eso. Sabemos que el estado de salida de un
inversor Schmitt es el opuesto al de su estado de entrada, y que puede cambiar de
estado en diferentes niveles de tensin que le dan histresis. Los inversores Schmitt
Trigger utilizan una accin de disparador que cambia de estado entre una parte
superior y un nivel de umbral ms bajo que la entrada aumenta seal de tensin y
disminuye sobre el terminal de entrada. Este nivel umbral superior fija la salida y el
nivel de umbral inferior restablece la salida de lo que equivale a una lgica 0 y un
1 lgico, respectivamente, para un inversor. El anlisis terico-prctico de este
experimento se mostrar en el punto 2 y 7-Experimento N1.

Experimento N2.- En el siguiente circuito se muestran 2 circuitos osciladores a

distintas frecuencias cuyas salidas se aplican a las entradas de 2 puertas triestado que
tienen una salida comn S0. Verificar su funcionamiento. (No aplicar E0 y E1
simultneamente). Utilice la puerta triestado 74LS126 74LS367 u otro similar.

1
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 1.2. Circuito experimental N2 (generador de pulsos con la puerta triestado)

Este circuito consta de un generador de onda inversora con un

condensador C conectado entre su terminal de entrada y tierra (0V), y la
realimentacin positiva necesaria para el circuito oscile que suministra la resistencia
de realimentacin, dada por la resistencia R; un inversor, y una puerta triestado. El
anlisis terico-prctico ecuaciones se de este experimento se mostrar en el punto 3 y
7-Experimento N2.

Experimento N3.- Conectar el circuito astable mostrado. Utilice una fuente (Vcc) de
5 Vcc, RA=RB=10Kohm, C1=10F.
Observar las caractersticas de salida. Medir la frecuencia. (Este es un circuito con
valores sugeridos. Ud. puede utilizar otros valores para obtener en la salida una seal
de f=1Hz, 5 Hz y 10 Hz)

Fig1.3. Circuito experimental N3 (Multivibrador astable)

2
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Este circuito esta implementado por el temporizador 555 (LM555)

configurado como multivibrador aestable que no presenta estados estables y vara, por
tanto, una y otra vez (oscila) entre dos estados inestables, sin utilizar un circuito de
disparo externo. Ver que el tiempo en nivel alto y bajo de la salida de multivibrador
astable depende de las resistencias RA, RB y el capacitor C. El anlisis terico-prctico
de este experimento se mostrar en el punto 6 y 7-Experimento N3.

Experimento N4.- Conectar el circuito monoestable mostrado. Utilice una fuente

(Vcc) de 5 Vcc, R1=47Kohm, C1=10F.
El funcionamiento depende de R1 y C1. El condensador C2 se usa solo para evitar la
inestabilidad del circuito. El terminal 2 se usa para disparar el temporizador colocando
un pulso en bajo de muy corta duracin (o conectando el terminal a tierra solo por un
instante).

Figura 1.4. Circuito experimental N4 (Multivibrador monoestable)

Este circuito esta implementado por el temporizador 555 (LM555)

configurado como multivibrador monostable entrega a su salida un solo pulso de un
ancho establecido por el diseador (tiempo de duracin). El funcionamiento depende
de R1 y C1. El condensador C2 se usa solo para evitar la inestabilidad del circuito. El
terminal 2 se usa para disparar el temporizador colocando un pulso en bajo de muy
corta duracin (o conectando el terminal a tierra solo por un instante). El anlisis
terico-prctico de este experimento se mostrar en el punto 6 y 7-Experimento N4.

2. Explique el funcionamiento de un circuito conformador de pulsos con el

Schmitt trigger.
.
Suponga que la carga a travs de las placas de condensadores es por debajo del
nivel de umbral inferior a la del inversor (Schmitt Trigger) que es 0,8 voltios
(Datasheet). Por tanto, esto hace que la entrada al inversor sea un nivel lgico 0,
resultando un nivel de salida lgica 1 (bsico inversor).
Dado que la resistencia R est ahora conectado al nivel lgico 1 (+ 5V) de salida
mientras que el otro lado de la resistencia est conectado al condensador C, que est en
un nivel lgico 0 (0,8 V o por debajo); el condensador ahora empieza a cargar en

3
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

una direccin positiva a travs de la resistencia a una velocidad determinada por la RC

(constante de tiempo).
Cuando la carga en el condensador alcanza el nivel umbral superior 1,6 voltios del
disparador Schmitt (Datasheet), la salida del inversor cambia rpidamente de un nivel
lgico 1 a un de nivel lgico 0 y la corriente que fluye a travs de la resistor
cambia de direccin. Este cambio ahora hace que el condensador que se carga
inicialmente a travs del resistor, R comience a descargarse a travs de la misma
resistencia hasta que la carga a travs de las placas de condensadores alcanza el nivel
de umbral inferior de 0,8 voltios y el estado interruptores de salida del inversor se
repite una y otra vez el ciclo, siempre y cuando la tensin de alimentacin est
presente.
As el condensador, C est constantemente cargando y descargando, as durante cada
ciclo entre las entradas superior e inferior, los niveles de umbral del inversor Schmitt
que producen un nivel lgico 1 o un nivel lgico 0 en la salida del inversor.

3. Indique algunas aplicaciones de los dispositivos de tres estados.

Conexin de dispositivos a un bus

Normalmente se emplean buffers triestado para conectar las salidas de un

dispositivo de origen a un bus.
Usualmente, existe ms de un origen conectado a un mismo bus pero slo uno
de ellos puede tener acceso al bus en cada momento. Los dems orgenes deben
desconectarse del bus para evitar la denominada contienda de bus. Los circuitos
triestado se utilizan para conectar un origen a un bus o para desconectarlo del bus,
como se ilustra en la Figura 3.1(a) para el caso de dos orgenes. La entrada de
seleccin se emplea para conectar el origen A o el origen B, pero no ambos al mismo
tiempo, al bus compartido por los dos. Cuando la entrada de seleccin est a nivel
BAJO, el origen A est conectado y el origen B est desconectado. Cuando la entrada
de seleccin est a nivel ALTO, el origen A est desconectado y el origen B est
conectado. En la parte (b) de la figura se muestra un equivalente mediante
conmutadores de esta accin.
Cuando la entrada de habilitacin de un circuito triestado no est activa, el
dispositivo se encuentra en un estado de alta impedancia (alta-Z) y acta como un
conmutador abierto. Muchos circuitos integrados digitales proporcionan buffers
triestado internos en sus lneas de salida. Una salida triestado se indica mediante un
smbolo , como se muestra en la Figura 3.2.

4
Laboratorio de Circuitos Digitales I
EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figuras 3.1. Interfaz con un bus mediante buffers triestado.

Figuras 3.2. Mtodo para indicar las salidas triestado en un circuito integrado.

5
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Puertas Triestados en Macroceldas

Generalmente, una macrocelda consiste en una puerta OR y cierta lgica de
salida asociada. Las macroceldas varan en su complejidad dependiendo del tipo
concreto de PAL o GAL. Una macrocelda puede configurarse para implementar lgica
combi nacional, lgica registrada o una combinacin de ambos tipos de lgica.
La lgica registrada significa que existe un flip-flop en la celda que permite
implementar funciones de lgica secuencial.
La Figura 3.1 ilustra tres tipos bsicos de macroceldas con lgica
combinacional. La parte (a) muestra una macrocelda simple con la puerta OR y un
inversor con control triestado, que puede hacer que el inversor acte como un circuito
abierto para desconectar completamente la salida. La salida del inversor triestado
puede estar a nivel BAJO, a nivel ALTO o desconectada. La parte (b) es una
macrocelda que puede actuar como entrada o como salida. Cuando la salida se emplea
como entrada, se desconecta el inversor triestado y la entrada va al buffer que est
conectado a la matriz AND. La parte (c) es una macrocelda que puede programarse
para tener una salida activa a nivel ALTO o activa a nivel BAJO, o que puede
utilizarse como entrada.
Una entrada a una puerta OR-exclusiva (XOR) puede programarse para estar a
nivel ALTO o BAJO. Cuando la entrada programable de la puerta XOR est a nivel
ALTO, la salida de la puerta OR se invierte porque 0 1 = 1 y 11 = 0. De forma
similar, cuando la entrada programable de la puerta XOR est a nivel BAJO, la salida
de la puerta OR no se invierte porque 0 0 = 0 y 1 0 = 1.

6
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figuras 3.3. Tipos bsicos de macroceldas PAL/GAL para lgica combinacional.

4. Indique algunas aplicaciones del buffer inversor con salida en colector abierto
74LS16

Utilizacin de puertas en colector abierto para la operacin AND-

cableada
Las salidas de las puertas en colector abierto se pueden conectar juntas para formar lo
que se denomina una configuracin AND-cableada. La Figura 4.1 ilustra cmo se
conectan cuatro inversores para generar una puerta negativa-AND de 4 entradas. En
todos los circuitos de AND-cableada, se requiere una resistencia de pull-up externa,
Rp.
Cuando una (o ms) de las entradas de los inversores estn a nivel alto, la salida X
pasa a nivel BAJO, puesto que un transistor de salida conduce y acta como un
interruptor cerrado conectado a tierra, como ilustra la Figura 4.2(a). En este caso, slo
la entrada de un inversor est a nivel ALTO, pero es suficiente para forzar la salida al
nivel BAJO por medio de la saturacin del transistor Q1, tal y como se indica.
Para que la salida X sea un nivel ALTO, todas las entradas de los inversores deben
estar a nivel BAJO, de modo que los transistores de salida en colector abierto estn
bloqueados, como se indica en la Figura 4.2(b).
Cuando se produce esta condicin, se fuerza a la salida X al nivel ALTO por medio de
la resistencia de pullup.
Luego la salida X es un nivel ALTO slo cuando todas las entradas estn a nivel
BAJO. Por tanto, se trata de una funcin negativa-AND, como expresa la siguiente
ecuacin:
X ABCD

Figura 4.1. Configuracin AND-cableada con cuatro inversores.

7
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 4.2. Operacin negativa-AND con inversores con salida en colector abierto cableada.

Adems, un buffer triestado se usa para inteconectar chips en circuitos

impresos (PCB), o algunas veces entre PCBs conectados en una misma placa. No es
recomendable el uso del buffer triestado para conexiones de una sola lnea, pero es
bastante recomendado para conexiones entre chips. Los multiplexores bsicos pueden
ser usados en chips porque son implementados en silicio, a diferencia de las grandes
equivalencias con los componentes off-chip.

5. Describir el uso del CI. LM555 como Mv. Astable y monoestable

Funcionamiento como Mv. Monoestable

Para configurar un temporizador 555 como multivibrador monoestable, se utilizan una

resistencia y un condensador externos, tal como se muestra en la Figura 5.1.

La entrada de la tensin de control no se utiliza y se conecta a un condensador de

desacoplo 2 , para evitar la aparicin de ruido que pudiera afectar los niveles umbral y
de disparo

8
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 5.1. Temporizador 555 conectado como monoestable

Antes de aplicar el impulso de disparo, la salida est a nivel BAJO y el transistor de

descarga 1 conduce, manteniendo 1 descargado, como se muestra en la Figura
5.2(a). Cuando se aplica un impulso de disparo negativo en el instante 0 , la salida
pasa a nivel ALTO y el transistor de descarga se bloquea, permitiendo al condensador
1 comenzar a cargarse a travs de 1 , como se muestra en la parte (b). Cuando 1 se
ha cargado hasta 1/3 de VCC, la salida pasa de nuevo a nivel BAJO en 1 y 1 entra
en conduccin inmediatamente, descargndose 1 , como se indica en la parte (c).
Como puede ver, la velocidad de carga de 1 determina cunto tiempo va a estar la
salida a nivel ALTO

(a). Antes del disparo. (El camino de la

corriente lo indica la flecha.)

9
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

(b). Durante el disparo

(c). Al final del intervalo de carga

Figuras 5.2. Funcionamiento del temporizador 555 configurado como monoestable.

Funcionamiento como Mv. Astable

En la Figura 5.3 se muestra un temporizador 555 conectado para funcionar como

multivibrador aestable, que es un oscilador no sinusoidal. Observe que, en este caso,
la entrada umbral (THRESH) est conectada a la entrada de disparo (TRIG). Los
componentes externos 1 , 2 y 1 conforman la red de temporizacin que determina
la frecuencia de oscilacin. El condensador 2 de 0,01 F conectado a la entrada de
control (CONT) sirve nicamente para desacoplar y no afecta en absoluto al
funcionamiento del resto del circuito; en algunos casos se puede eliminar

10
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figuras 5.3. El temporizador 555 configurado como multivibrador aestable (oscilador).

Inicialmente, cuando se conecta la alimentacin, el condensador (C1) est descargado

y, por tanto, la tensin de disparo (pin 2) es 0 V. Esto da lugar a que la salida del
comparador B est a nivel ALTO y la salida del comparador A a nivel BAJO,
forzando la salida del latch, y por consiguiente la base de Q1 a nivel BAJO,
manteniendo el transistor bloqueado. A continuacin, C1 comienza a cargarse a travs
de R1 y R2, tal como se indica en la Figura 5.4. Cuando la tensin del condensador
alcanza el valor de 1/3 VCC, el comparador B cambia a su nivel de salida BAJO, y
cuando la tensin del condensador alcanza el valor de 2/3 VCC, el comparador A
cambia a su nivel de salida ALTO. Esto pone en estado de RESET al latch, haciendo
que la base de Q1 pase a nivel ALTO, activando el transistor. Esta secuencia origina un
camino de descarga para el condensador a travs de R2 y del transistor, tal como se
indica. El condensador comienza ahora a descargarse, haciendo que el comparador A
pase a nivel BAJO. En el momento en que el condensador se descarga hasta el valor
1/3 VCC, el comparador B conmuta a nivel ALTO, poniendo al latch en estado SET,
lo que hace que la base de Q1 se ponga a nivel BAJO, bloqueando el transistor. De
nuevo comienza otro ciclo de carga, y el proceso completo se repite. El resultado es
una seal de salida rectangular cuyo ciclo de trabajo depende de los valores de R1 y R2.

Figuras 5.4. Funcionamiento del temporizador 555 configurado en modo aestable.

11
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

6. Presente los clculos realizados para implementar los circuitos astable y

monoestable de esta prctica.

Circuito Astable:

Clculo de los tiempos en alto y bajo de la seal de salida del circuito del
Experimento N3.

Datos: R1=R2=10K, C1=10F

= , ( + )
= 0,7(10 103 + 10 103 )10 106
= 0.14

= ,
= 0,7(10 103 )(10 106 )
= 0.07

Clculo de la frecuencia de salida.

.
=
( + )
1.44
=
(10 103 + 2(10 103 ))(10 106 )
= 4.8

Circuito Monoestable:

Clculo del tiempo en alto de la seal de salida del circuito del Experimento
N4.

La anchura del impulso de salida se determina mediante la constante de tiempo, que se

calcula a partir de 1 y 1 segn la siguiente frmula:

= ,
Datos en el experimento: R1=47Kohm, C1=10F.
= 1,1(47 103 )(10 106 )
= 1,1(47 103 )(10 106 )
= 0.517

Para C1=20F.
= 1.034

Para C1=50F.
= 2.585

Para C1=100F.

12
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

= 5.17

7. Analizar los resultados obtenidos en la parte experimental. Compare los

valores tericos y los obtenidos experimentalmente. Presentar tablas de datos,
grficos, etc.

Experimento N1
Schmitt forma de onda de frecuencia
Hacer una tabla de datos y verificar que la frecuencia de salida se calcula
segn: f = 1 / R.C

() 1
=

100 220 64.6 45.5
100 470 24.6 21.2
100 1000 14.2 10
200 220 32.3 22.7
200 470 15.1 10.63
200 1000 7.11 5
300 220 21.5 15.1
300 470 10.1 7
300 1000 4.7 3.3
400 220 16.2 11
400 470 7.5 5
400 1000 3.5 2.5
500 220 12.6 9
500 470 6 4
500 1000 2.84 2
600 220 10.8 7.5
600 470 4.8 3.5
600 1000 2.3 1.6
800 220 8 5.6
800 470 3 2.6
800 1000 1.7 1.2
1000 220 6.4 4.5
1000 470 2.6 2.1
1000 1000 1.4 1

Tabla 1. Valores de frecuencia en circuito generador de pulsos con Schmitt Trigger, Valores de
Resistencia y Capacitancia

Observaciones: Para la implantacin del circuito se utilizaron condensadores de

220uF, 470uF, 1000uF; haciendo variar el potencimetro en escalas 10%, 20%, 30%,
40%,50%,60%,80%,100% del valor 1k

Cul es el valor mximo y mnimo de R y C?

13
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Cul es la frecuencia mxima y mnima de oscilacin?
De acuerdo a lo observado en la tabla, tenemos:

Con un valor de resistencia entre: 100 a 1k, y un valor de condensador de

entre: 1nF a 1000uF. Esto dara un rango de frecuencia de entre 1 Hz a 1 MHz, (altas
frecuencias producen distorsin de forma de onda).
Conclusiones:
Los datos obtenidos experimentalmente muestran cierta variacin con los
obtenidos de forma terica; esto se debe generalmente a que las puertas lgicas TTL
estndar no funcionan muy bien como generadores de forma de onda, debido a sus
caractersticas medias de entrada y salida, la distorsin de la forma de onda de salida y
de bajo valor de resistencia de realimentacin requerida, lo que resulta en un gran
condensador de alto valor para funcionamiento a baja frecuencia.
Tambin osciladores TTL pueden no oscilar si el valor del condensador de
realimentacin es demasiado pequeo. Sin embargo, tambin podemos hacer un
Multivibradores astables utilizando una mejor tecnologa de lgica CMOS que operan
desde un 3V a 15V como el CMOS 40106B Schmitt inversor.

Experimento N2

Figura 7.2.1. Esquema del circuito Experimento N2(1era parte) (Simulacin en Proteus)

14
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 7.2.2. Formas de seal asociadas al Experimento N2(1era parte) (Simulacin en Proteus)

En la Figura 7.2. 1. El anlisis es el siguiente:

En el punto A, tenemos el inversor ya antes visto que nos proporcionara pulsos
de frecuencia f = 1RC .
En el punto B, tenemos el inversor que nos intercambiara los niveles alto y
bajo.
En el punto C, tenemos la puerta triestado que est controlado por un 1 lgico,
lo que significa que la seal obtenida en B se filtrara.

En la Fig 7.2.2. Se obtiene el valor terico del periodo.

Apartir del anlisis terico-prctico se obtiene la siguiente tabla de frecuencia :
() ()
1 6.58
Tabla 2. Datos de frecuencia (Terico-Experimental) (Experimento N2)

Figura 7.2.3. Esquema del circuito Experimento N2(2da parte) (Simulacin en Proteus)

15
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 7.2.4. Formas de seal asociadas al Experimento N2(2da parte) (Simulacin en Proteus)

De la Fig 7.2.3. Notamos que:

En el punto A, tenemos el inversor ya antes visto que nos proporcionara pulsos
de frecuencia f = 1RC .
En el punto B, tenemos el inversor que nos intercambiara los niveles alto y
bajo.
En el punto C, tenemos la puerta triestado que est controlado por un 1 lgico,
lo que significa que la seal obtenida en B se filtrara.
En la Fig 7.2.4. Se obtiene el valor terico del periodo.
Apartir del anlisis terico-prctico se obtiene la siguiente tabla de frecuencia :

() ()
10 16.92
Tabla 3. Datos de frecuencia (Terico-Experimental) (Experimento N2)

En la prctica:

Figura 7.2.5. Formas de seal asociadas al Experimento N2(2da parte) (Experimental)

16
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 7.2.6. Formas de seal asociadas al Experimento N2(1ra parte) (Experimental)

Figura 7.2.7. Circuito del Experimento N2 en protoboard (Experimental)

Experimento N3.

Datos: R1=R2=10K, C1=10F

= , ( + )
= 0,7(10 103 + 10 103 )10 106
= 0.14 = 140

= ,
= 0,7(10 103 )(10 106 )
= 0.07 = 70

17
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 7.3.1. Formas de seal asociadas al Experimento N3(Tiempos Alto y bajo) (Simulacin en
Proteus)

La frecuencia de oscilacin viene dada por la siguiente frmula, o puede tambin

hallarse utilizando el grfico de la Figura 7.3.2.

.
=
( + )

Figuras 7.3.2. Frecuencia de oscilacin en funcin de C1 y R1 + 2R2. Las lneas diagonales

representan los valores de R1 + 2R2

En la prctica:

18
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Figura 7.3.3. Circuito del Experimento N3 en protoboard (Experimental)

1.44 ()
() =
(1 + 22 )1

4.8 5.18
Tabla 4. Datos de frecuencia (Terico-Experimental) (Experimento N3)

Experimento N4.

Figura 7.2.1. Esquema del circuito Experimento N4 (1er caso C1=10uF) (Simulacin en Proteus)

19
Laboratorio de Circuitos Digitales I
 EXPERIENCIA N03: CIRCUITOS SCHMITT TRIGGER, PUERTAS DE TRES ESTADOS,
BUFFER INVERSOR CON SALIDA EN COLECTOR ABIERTO, TIMER 555

Datos en el experimento: R1=47Kohm

= 1.11 1 ()

C1=10F 0.517 0.5

C1=20F. 1.034 1
C1=50F. 2.585 2
C1=100F. 5.17 5
Tabla 5. Datos de tiempo de encendido del LED cuando se presiona el pulsador en t=0 (Terico-
Experimental) (Experimento N4)

Conclusiones:
El LM555 funciona perfectamente configurado tanto como monoestabe y
astable. Los datos obtenidos experimentalmente muestran cierta aproximacin ya que
los valores reales de R1 y C1 no son exactamente los indicados, ya que existe una
pequea variacin en estos. Otra causa de pequeas variaciones que se generan en el
experimento puede ser debido al ruido que se genera en el laboratorio.

BIBLIOGRAFIA:

Fundamentos de sistemas Digitales Floyd 9na Edicin

Diseo de Osciladores de frecuencia variable Jos Antonio Gasquez

ENLACES:

https://es.wikipedia.org/wiki/Buffer_triestado
https://sistemasdigitaleslcc.wikispaces.com/file/view/Unidad+4+-
+Sistemas+Digitales.pdf
http://electronica-teoriaypractica.com/category/salida-triestado/
http://www.electronics-tutorials.ws/waveforms/generators.html
http://www.forosdeelectronica.com/tutoriales/555.htm
https://kekelectronica.wordpress.com/2011/04/30/94/
http://electronica.ilaweb.com/2010/12/18/disparador-schmitt-con-amplificador-
operacional/
https://es.wikipedia.org/wiki/Comparador

20
Laboratorio de Circuitos Digitales I