PROCESADOR
Abstract de estados internos del circuito, el ms sencillo es el bi
This document explains a laboratory of the
third section of the digital electronic subject 2.
This consists of implementing a 16-bit
processor composed of an ALU, a register box,
shifters and multiplier.
Resumen
En este documento se explica un laboratorio del tercer
corte de la asignatura Electrnica digital 2. Este consiste
en implementar un procesador de 16 bits compuesto de una
ALU, un cuadro de registro, shifters y multiplicador.
Introduccin
Los procesadores son la base de la lgica computacional,
toda operacin se hace en este dispositivo para luego ser
repartida a otros sectores. Principalmente la ALU o unidad
aritmtico lgica nos perime realizar dos operaciones
variadas entre dos dgitos.
2. Objetivos
2.1 Objetivo Principal
Aplicar los conocimientos vistos para realizar un
procesador de 16 bits.
2.2 Objetivos Especficos
Desarrollar el procesador agregndole funciones
de shifter.
Utilizar la ALU realizada en clase para este
proyectoextendindoloa16bits.
Realizar y agregar el multiplicador a este
procesador.
.
3. Marco Terico
Sistemas secuenciales
A diferencia de los circuitos combinacionales, los sistemas
secuenciales no dependen nicamente de su entrada, si no
estable formado por flip flop tipo D. Un sistema secuencial
dependiendo de la forma en que se encuentre su salida,
puede tener dos estructuras denominadas:
ALU
En computacin, la unidad aritmtica lgica o unidad
aritmtico-lgica, tambin conocida como ALU (siglas en
ingls de arithmetic logic unit), es un circuito digital que
calcula operaciones aritmticas (como suma, resta,
multiplicacin, etc.) y operaciones lgicas (si, y, o, no),
entre valores (generalmente uno o dos) de los argumentos.
Muchos tipos de circuitos electrnicos necesitan realizar
algn tipo de operacin aritmtica, as que incluso el
circuito dentro de un reloj digital tendr una ALU
minscula que se mantiene sumando 1 al tiempo actual, y
se mantiene comprobando si debe activar el sonido de la
alarma, etc.
Flip Flops
Los flip-flops son dispositivos sncronos de dos estados,
tambin conocidos como multivibradores biestables. En
este caso, el trmino sncrono significa que la salida
cambia de estado nicamente en un instante especfico de
una entrada de disparo denominada reloj (CLK), la cual
recibe el nombre de entrada de control, C. Esto significa
que los cambios en la salida se producen
sincronizadamente con el reloj.
Un flip-flop disparado por flanco cambia de estado con el
flanco positivo (flanco de subida) o con el flanco negativo
(flanco de bajada) del impulso de reloj y es sensible a sus
entradas slo en esta transicin del reloj. En esta seccin se
cubren tres tipos de flip-flops disparados por flanco: S-R,
D y J-K. Los smbolos lgicos de estos dispositivos se
muestran en la Figura 3.12. Observe que pueden ser
disparados por flanco positivo (no hay crculo en la entrada
C) o por flanco negativo (hay un crculo en la entrada C).
Fig. 3.12 Smbolos lgicos de los latches disparados por flanco
(parte superior: disparado por flanco positivo; parte inferior:
disparado por flanco negativo).
El flip-flop D disparado por flanco
El flip-flop D resulta muy til cuando se necesita
almacenar un nico bit de datos (1 o 0).
Si cuando se aplica un impulso de reloj la entrada D est a
nivel ALTO, el flip-flop se activa (SET) y almacena el
nivel ALTO de la entrada D durante el flanco positivo del
impulso del reloj. Si existe un nivel BAJO en la entrada D
cuando se aplica el impulso del reloj, el flip-flop se pone a
cero (RESET) y almacena el nivel BAJO de la entrada D
durante el flanco de bajada del impulso del reloj. En el
estado SET, el flip-flop almacena un 1, mientras que en el
estado RESET almacena un 0.
El funcionamiento de un flip-flop D disparado por flanco
positivo se resume en la Figura 3.13. El funcionamiento de
un dispositivo activado por flanco negativo es, por
supuesto, idntico, excepto que el disparo tiene lugar en el
flanco de bajada del impulso del reloj. Recuerde que Q
sigue a D en cada flanco del impulso de reloj. [6]
Fig. 3.13 Tabla de verdad de un flip-flop D disparado por flanco
positivo.
Flip flop jk
En este captulo estudiaremos uno de los elementos ms
importantes, si no el ms importante, en el arsenal de los
bloques fundamentales de los circuitos lgicos conocidos
como secuenciales. Este elemento es el flip-flop J-K y se
representa de la manera siguiente:
Como puede verse en el smbolo del flip-flop J-K, este
posee dos salidas complementarias Q y Q al igual que el
flip-flop R-S.
Las caractersticas del flip-flop J-K son las siguientes:
(1) Cuando J=1 y K=1, al ir la entrada de la terminal de
reloj C (clock) de 1 a 0 nada ocurre y el flip-flop J-K
retiene el estado que posea anteriormente.
(2) Cuando J=1 y K=0, al ir la entrada C de 1 a 0 el flip-
flop J-K tomar el estado Q=1 independientemente Del
estado en el que se encontraba anteriormente.
(3) Cuando J=0 y K=1, al ir la entrada C de 1 a 0 el flip-
flop J-K tomar el estado Q=0 independientemente Del
estado en el que se encontraba anteriormente.
(4) Cuando J=0 y K=0, al ir la entrada C de 1 a 0 el flip-
flop J-K tomar un estado opuesto a aqul en el cual se
encontraba anteriormente. Esto quiere decir que si antes de
la transicin en la terminalC de 1 a 0 el flip-flop J-K se
encontraba en el estado Q=1, entonces tomar el
estado Q=0 despus de la transicin. Asimismo, si se
encontraba en el estado Q=0 antes de la transicin,
entonces tomar el estado Q=1 despus de la transicin.
El decodificador BCD a decimal
Un decodificador BCD a decimal convierte cada cdigo
BCD (cdigo 8421) en uno de los diez posibles dgitos
decimales. Frecuentemente, se le denomina decodificador
de 4-lneas a 10-lneas o decodificador 1 de 10.
Se requieren diez puertas decodificadoras, dado que el
cdigo BCD slo representa los diez dgitos decimales de 0
a 9. En la Figura 3.14 se muestra una lista de los diez
cdigos BCD y sus correspondientes funciones de
decodificacin. Cada una de estas funciones se implementa
mediante puertas NAND para proporcionar salidas activas
a nivel BAJO. Si se requirieran salidas activas a nivel
ALTO, se utilizaran puertas AND para la decodificacin.
Fig. 3.14 Funciones de Decodificacin BCD
Registro
Un registro de desplazamiento es un circuito
digital secuencial (es decir, que los valores de sus salidas
dependen de sus entradas y de los valores anteriores)
consistente en una serie de biestables, generalmente de
tipo D, conectados en cascada (Fig. 1), que basculan de
forma sincrnica con la misma seal de reloj. Segn las
conexiones entre los biestables, se tiene un desplazamiento
a la izquierda o a la derecha de la informacin
almacenada. Es de sealar que un desplazamiento a la
izquierda de un conjunto de bits, multiplica por 2, mientras
que uno a la derecha, divide entre 2. Existen registros de
desplazamiento bidireccionales, que pueden funcionar en
ambos sentidos. Los registros universales, adems de
bidireccionales permiten la carga en paralelo.
Multiplexores
Los multiplexores son circuitos combinacionales con varias
entradas y una salida de datos, y estn dotados de entradas
de control capaces de seleccionar una, y slo una, de las
entradas de datos para permitir su transmisin desde la
entrada seleccionada a la salida que es nica.
La entrada seleccionada viene determinada por la
combinacin de ceros (0) y unos (1) lgicos en las entradas
de control. La cantidad que necesitaremos ser igual a la
potencia de 2 que resulte de analizar el nmero de
entradas. As, por ejemplo, a un multiplexor de 8 entradas
le correspondern 3 de control.
Podemos decir que la funcin de un multiplexor consiste
en seleccionar una de entre un nmero de lneas de entrada
y transmitir el dato de un canal de informacin nico. Por
lo tanto, es equivalente a un conmutador de varias entradas
y una salida.

4. Metodologa

Se descarg el programa quartus2 para iniciar con la

simulacin, para iniciar con el diseo ponemos un HA o un
circuito de medio sumador para luego, basndonos en este,
completaremos un FA o un circuito sumador full.
El circuito anterior es un decodificador 4 a 16 que nos
permite seleccionar que entrada deseamos tener el
resultado, a continuacin ante la necesidad de almacenar el
dato requerido y su direccin, tendremos un banco o
registro de flip-flops

Al verificar que este funciona, procedemos a crear un

icono con el FA para usarlo ms adelante.
Con lo anterior y la lgica obtenida se disea y arma una
ALU de 16 bits, esta ser una pieza del sistema final.

Luego de realizar el procedimiento anterior una gran

cantidad de veces para acomodar los 16 bits o los que se
necesiten para el sistema, regresamos a crear
decodificadores, mux y demux para unir los sistemas
lgicos que iremos creando.

Tambin se realizaron muchos mux de 16 como se muestra

en la siguiente imagen
Luego de reemplazar el chifter, alu, registro,
decodificadores y dems encontramos como producto final:

5. Conclusiones

Se pudo comprobar que mediante quartus 2

realizar circuitos extensos es mucho ms fcil.
Los procesadores son muy tiles y extensos.
Las funciones tanto del shifter como el
multiplicador son esenciales en la electrnica
digital.
La lgica usada al inicio del curso es eficiente
para realizar dichos circuitos.

Referencias

[1] R. Araya, Sistemas combinacionales y Sistemas

secuenciales, Universidad Tcnica Federico Santamaria,
Chile, 2006 [online], Disponible en:
http://users.dcc.uchile.cl/~clgutier/Capitulo_4.pdf
[2] T. Floyd, Fundamentos de Sistemas Digitales 9 ed.,
Prentice Hall, pp. 271
[3] E. Santamaria, Electrnica Digital y Microprocesadores
Universidad Pontificia de Comillas, Biblos Industria
Grfica, S.L, pp. 101
[4] T. Floyd, Fundamentos de Sistemas Digitales 9 ed.,
Prentice Hall, pp. 419-425
[5] T. Floyd, Fundamentos de Sistemas Digitales 9 ed.,
Prentice Hall, pp. 354-357