Professional Documents
Culture Documents
Bus de 64 bits (64 lneas de datos), frecuentemente implementado como bus de 32 bits.
Reloj: 33 o 66 MHz.
Independiente de la CPU
256 bytes de espacio de configuracin.
3,3 V o 5 V, dependiendo del dispositivo
Multiplataforma e independiente de la arquitectura del procesador.
De diseo sencillo (pocos circuitos integrados) y econmico, permite la interconexin de otros
buses (como ISA) y es fcilmente ampliable.
Espacio de direccin de 32 bits (4 GB)
Frente al bus ISA tradicional incorpora mejoras como:
- Permite la comparticin de lneas de peticin de interrupcin (IRQS).
- Importantes mejoras en cuanto a bus mastering, que permite la introduccin de DMAs
(accesos directo a memoria) en los propios mdulos de E/S.
-
2.2 Versiones (actualizaciones) del bus PCI.
Con el fin de actualizar el estndar PCI, se form un grupo de inters compuesto por un gran nmero
de fabricantes, apodado PCI-SIG (Grupo de inters especial de PCI). Se publicaron actualizaciones del bus.
La versin 2.0 del 30 de abril de 1993 defini la forma de los conectores y las tarjetas adicionales, y le
confiri una velocidad de reloj de 66 MHz, en contraste con los 33 MHz de la versin 1.0. De esta manera
se logr duplicar el rendimiento terico hasta alcanzar los 266 MHz a 32 bits.
El 1 de junio de 1995, la revisin 2.1 del bus PCI mejor su uso hasta 66 MHz. En ese momento, los
ingenieros anticiparon un movimiento progresivo desde un voltaje sealizado de 5 V hasta 3,3 V.
La versin 2.2 del bus PCI, que apareci el 18 de diciembre de 1998, incorpor la capacidad de
conectar los perifricos directamente (conexin en caliente).
En septiembre de 1999, tuvo lugar un cambio importante en el bus PCI, cambio que fue conocido
como PCI-X. El bus PCI-X 1.0 admite frecuencias de 66, 100 y 133 MHz. Dicho bus es completamente
compatible con el formato PCI, y las ranuras PCI-X admiten tarjetas de formato PCI y viceversa.
La revisin 2.0 del bus PCI-X admite frecuencias de 66, 100, 133, 266 y 533 MHz, y permite un
rendimiento de 4,27 Gb/s a 64 bits.
Fase de datos
1. Las seales C/BE# determinan el nmero de bytes habilitados para la transmisin en el bus de datos
2. Las seales IRDY # y TRDY # controlan la transferencia. Los datos son transmitidos solo cuando ambas
seales estn activadas.
Conclusiones:
A diferencia de los buses ISA, el bus PCI permite configuracin dinmica de un dispositivo perifrico. En
el tiempo de arranque del sistema, las tarjetas PCI y el BIOS interactan y negocian los recursos
solicitados por la tarjeta PCI.