Protocolos de coherencia de cache

DESARROLLO DEL CONTENIDO

Varios modelos y protocolos han sido desarrollados para mantener la coherencia de la cache, tales como protocolo
MSI, protocolo MESI, protocolo MOSI y el protocolo MOESI. La eleccin de un modelo de consistencia es crucial a la
hora de disear un sistema de cache coherente. Los modelos de coherencia difieren en rendimiento y escalabilidad,
por lo que deben ser evaluados para cada sistema diseado.

Adems, las transiciones entre estados en una implementacin en concreto de estos protocolos pueden variar. Por
ejemplo una implementacin puede elegir diferentes transiciones para actualizar y actualiza tales como actualizacin-
en-lectura, actualizacin-en-escritura, invalidacin-en-lectura, o invalidacin-en-escritura. La eleccin de una
transicin puede afectar a la cantidad de trfico entre caches, lo que a su vez podra afectar al ancho de banda
disponible por las caches para la operacin actual. Esto debe ser tenido en consideracin en el diseo de software
distribuido que podra causar problemas de contencin entre caches de mltiples procesadores.

En MSI, cada bloque contenido dentro de una cach puede tener uno de los tres posibles estados:

M odificado: El bloque ha sido modificado en la cach . Los datos en el cach son entonces inconsistentes con el
almacn de respaldo (por ejemplo, memoria ). Un cach con un bloque en el estado "M" tiene la responsabilidad de
escribir el bloque en el almacn de respaldo cuando es desalojado.
S hared: Este bloque no est modificado y existe en estado de slo lectura en al menos una cach. El cach puede
desalojar los datos sin escribirlo en el almacn de respaldo.
I nvalid: Este bloque no est presente en la memoria cach actual o ha sido invalidado por una peticin de bus y debe
ser extrado de la memoria u otra cach si el bloque se va a almacenar en esta cach.

El nombre del protocolo (MESI) viene de los nombres de los estados que puede tomar una lnea: modificada,
exclusiva, compartida e invlida que en ingls significan Modified, Exclusive, Shared, Invalid, y lo cierto es que este
nombre se usa ms que el de Illinois.

M Modified (Modificado): la lnea de cach slo est en la cach actual, y est sucia; ha sido modificado el valor
de la memoria principal. Es necesario que los
datos sean escritos otra vez en la memoria
principal antes de permitir cualquier otra lectura
del estado de la memoria (ya no es vlida).

E Exclusive (Exclusivo): la lnea de cach slo

se encuentra en la cach actual, pero est
limpia; coincide con el valor de la memoria
principal.

S Shared (Compartido): indica que esta lnea de

cach puede estar duplicada en otras cachs.

I Invalid (Invlido): indica que esta lnea de

cach no es vlida.

El protocolo MOSI es una extensin del protocolo

bsico de coherencia de cach MSI . Aade el
estado O wned, que indica que el procesador
actual posee este bloque, y atender las
solicitudes de otros procesadores para el bloque.
Bibliografa

http://hps.ece.utexas.edu/people/suleman/class_projects/pca_report.pdf