Syllabus de Electrónica Digital

Este documento es de clasificacin de seguridad controlada, para su uso debe solicitar autorizacin a la VIACI
Asegrese de estar utilizando la versin actualizada de este formato.

CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PROCEDIMIENTO RELACIONADO: DISEO DE CURSOS
PGINAS:
Pgina 1 de 27
1. INFORMACIN GENERAL DEL CURSO

ESCUELA O UNIDAD: Escuela de Ciencias Bsicas, Tecnologa e
SIGLA: ECBTI
ingeniera
NIVEL: Profesional - Tecnolgico
CAMPO DE FORMACIN: CBI, Ciencias Bsicas de Ingeniera
CURSO: Electrnica Digital CODIGO: 243004
TIPO DE CURSO: Metodolgico
N DE CREDITOS: 4 N DE SEMANAS: 16 Semanas
CONOCIMIENTOS PREVIOS: Electrnica Anloga, Anlisis de circuitos, conocimientos bsicos programacin.
DIRECTOR DEL CURSO: Carlos A. Fajardo
FECHA DE ELABORACIN: Actualizado, Diciembre de 2016. V6
DESCRIPCIN DEL CURSO:

El curso de Electrnica Digital hace parte del campo de Ciencias Bsicas de Ingeniera, en el cual se busca la comprensin de
los conceptos tericos y prcticos relacionados con los circuitos combinacionales y secuenciales. El curso busca que el
estudiante adquiera las competencias necesarias para disear e implementar soluciones en hardware a problemas
relacionados con la ingeniera.
El curso se desarrolla durante 16 semanas y se encuentra distribuido en cuatro unidades. La primera unidad aborda los temas
relacionados con la representacin digital de los datos y el Algebra de Boole. La segunda y tercera unidad revisan los
conceptos relacionados con los circuitos combinacionales y secuenciales respectivamente. La cuarta busca desarrollar
habilidades para el diseo de Maquinas de Estados Finitos.
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 2 de 27
Partiendo de la premisa que los analfabetos del siglo XXI no sern aquellos que no sepan leer y escribir, sino aquellos que no
sepan aprender, desaprender y reaprender, adicionalmente este curso busca desarrollar habilidades para el aprendizaje
autnomo, es decir, que el estudiante bajo la gua del docente pueda aprender por su propia cuenta. En este
sentido, en este curso el estudiante encontrar referencias bibliogrficas, tutoriales, video tutoriales y dems enlaces de
apoyo que faciliten el aprendizaje significativo de los contenidos del curso. Adems encontrar varios medios de comunicacin
sncrona (chat, Skype) y asncrona (foros, email) para que pueda recibir toda la orientacin que se requiera en el proceso de
aprendizaje.
2. INTENCIONALIDADES FORMATIVAS
Propsitos:
General
Facilitar el aprendizaje significativo de los conceptos relacionados con el diseo e implementacin de Sistemas Digitales,
mediante el la construccin significativa de cada de los conceptos relacionados con los circuitos combinacionales y
secuenciales.
Representar los datos utilizando diferentes sistemas de numeracin (binario, hexadecimal), con el fin de poder
representar digitalmente los datos.
Identificar las ecuaciones lgicas y los mtodos de simplificacin en el diseo de un circuito lgico para la solucin de
problemas prcticos
Disear circuitos combinacionales y secuenciales, usando unidades bsicas de procesamiento, direccionamiento y
almacenamiento.
Describir en VHDL un sistemas digital compuesto por elementos combinacionales y secuenciales.
Describir en VHDL mquinas de estados finitos (FSM) que permitan dar solucin a problemas de ingeniera.
Usar descripciones jerrquicas en VHDL para describir sistemas digitales compuestos por varios sub-sistemas.
Competencias generales del curso:
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 3 de 27
El estudiante representa los datos utilizando diferentes sistemas de numeracin (binario, hexadecimal), con el fin de
poder representar digitalmente los datos.
El estudiantes identifica las ecuaciones lgicas y los mtodos de simplificacin en el diseo de un circuito lgico para la
solucin de problemas prcticos
El estudiante disea sistemas digitales compuestos por unidades combinacionales y secuenciales, usando
apropiadamente las unidades bsicas de procesamiento, direccionamiento y almacenamiento.
El estudiante describe en VHDL un sistemas digital compuesto por unidades combinacionales y secuenciales.
El estudiante describe en VHDL mquinas de estados finitos que permiten dar solucin a problemas de ingeniera.
El estudiante hace correcto uso de las descripciones jerrquicas en VHDL para describir sistemas digitales compuestos
por varios sub-sistemas.
3. CONTENIDOS DEL CURSO: Esquema del contenido del curso.
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 4 de 27
Introduccin.
Algebra de Boole Principios fundamentales del
y Sistemas de Algebra de Boole
Numeracin Sistemas de numeracin.
Introduccin a VHDL.
Circuitos armticos
Bloques Bloques combinacionales
Aritmticos y Introduccin a VHDL - Circuitos
Combinacionales combinacionales.
VHDL - Diseo Jerrquico.
ELECTRNICA
DIGITAL Latches y Biestables (Flip-Flops)
Introduccin a VHDL - Circuitos
secuenciales.
Circuitos
Registros.
Secuenciales
Contadores
Detectores de Flanco y Divisores
de frecuencia
Diseo jerrquico con circuitos

combinacionales y secuenciales.
Aplicaciones
Integracin de componentes
Pruebas de fiabilidad.
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 5 de 27
Nombre de la Contenidos de Referencias Bibliogrficas Requeridas

unidad aprendizaje (Incluye: Libros textos, web links, revistas cientficas)
Algebra de Boole: Las siguientes son las referencias bibliogrficas requeridas para comprender
Representaciones significativamente los contenidos de la presente unidad.
POS, SOP y
Simplificacin Muoz, J. (2012). Introduccin a los Sistemas Digitales: Un enfoque usando
Unidad 1 mediante mapas de Lenguajes de Descripcin de Hardware. (Captulos 2 y 3, pp. 19-66). Madrid.
Algebra de Karnaught. Recuperado de http://www.etnassoft.com/biblioteca/introduccion-a-los-sistemas-
Boole y digitales
Sistemas de
Numeracin. Fajardo, C. [Carlos Augusto Fajardo Ariza] (2016, diciembre 13), Una visin global al
Sistemas de diseo digital. [Archivo de video], Recuperado de https://youtu.be/Aj0klECFkZ4
Numeracin:
Binaria, Hexadecimal. OVI Unidad 1:
En este video se hace el diseo de un circuito combinacional sencillo usando el
software ISE 14.7. El video busca servir de gua al estudiante en el manejo del
software ISE 14.7 de Xilinx, el cual ser utilizado durante el presente curso.
Introduccin a VHDL: Fajardo, C. (2015, diciembre 13), Diseo de un circuito combinacional usando el
Instalacin del software ISE 14.7 [Archivo de video]. Recuperado de
software ISE http://hdl.handle.net/10596/9655
Referencias Chu, P. P. (2006). RTL Hardware Design Using VHDL : Coding for Efficiency, Portability, and Scalability.
bibliogrficas Hoboken, N.J.: Wiley-IEEE Press. (Chapter 1, pp 1-12). Recuperado de:
complementaria http://bibliotecavirtual.unad.edu.co:2048/login?user=proveedor&pass=danue0a0&url=http://bibliotecavirtual
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 6 de 27
s .unad.edu.co:2051/login.aspx?direct=true&db=e000xww&AN=158127&lang=es&site=ehost-live
Nombre de la Contenidos de Referencias Bibliogrficas Requeridas

unidad aprendizaje (Incluye: Libros textos, web links, revistas cientficas)
La siguiente referencia es el libro gua del curso. En esta unidad vamos a revisar
Circuitos Aritmticos: los captulos 4, 5 y 6, los cuales el estudiante deber leer comprensivamente antes
Sumadores y de empezar a desarrollar las actividades propuestas para esta unidad. Los videos
Restadores. explican cmo implementar circuitos combinacionales en VHDL.
Muoz, J. (2012). Introduccin a los Sistemas Digitales: Un enfoque usando
Lenguajes de Descripcin de Hardware. (Captulos 4, 5 y 6, pp. 77-134). Madrid.
Recuperado de https://openlibra.com/es/book/introduccion-a-los-sistemas-
Bloques
digitales
combinacionales.
Unidad 2 Fajardo, C. [Carlos Augusto Fajardo Ariza] (2012, diciembre 20), Introduccin a
Circuitos VHDL, circuitos combinacionales (Parte 1) [Archivo de video], Recuperado
Combinaciona de https://youtu.be/OIj59kyR7wU
les Circuitos Fajardo, C. [Carlos Augusto Fajardo Ariza] (2012, diciembre 21), Introduccin a
Combinacionales en VHDL, circuitos combinacionales (Parte 2) [Archivo de video], Recuperado
VHDL de https://youtu.be/dK545R-YT58
Fajardo, C. [Carlos Augusto Fajardo Ariza] (2016, diciembre 13), Diseo jerrquico
en VHDL. [Archivo de video], Recuperado de https://youtu.be/zzEEI3OMvE4
VHDL: Diseo
Jerrquico Circuitos OVI Unidad 2:
combinacionales. En este video se hace el diseo de un multiplexor en VHDL. El video busca mostrar
como la sentencia with-select en VHDL equivale a un multiplexor y como esta
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 7 de 27
puede ser usada para implementar tablas de verdad.

Fajardo, C. (2015, diciembre 13), Diseo de un multiplexor en VHDL. [Archivo de
video]. Recuperado de http://hdl.handle.net/10596/9851
Referencias La siguiente referencia, le servir de lectura complementaria. Aunque la lectura no se considera obligatoria,
bibliogrficas su revisin si puede favorecer proceso de aprendizaje.
complementa
rias Chu, P. P. (2006). RTL Hardware Design Using VHDL : Coding for Efficiency, Portability, and Scalability.
Hoboken, N.J.: Wiley-IEEE Press (Chapter 4, pp. 69-95)). Recuperado
de: http://bibliotecavirtual.unad.edu.co:2048/login?user=proveedor&pass=danue0a0&url=http://biblioteca
virtual.unad.edu.co:2051/login.aspx?direct=true&db=e000xww&AN=158127&lang=es&site=ehost-live
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 8 de 27
Nombre de la Contenidos de aprendizaje

unidad
La siguiente referencia es el libro gua del curso. En esta unidad vamos a revisar los
captulos 7, 9 y 10, los cuales el estudiante deber leer comprensivamente antes de
Latches y Flip-Flops. empezar a desarrollar las actividades propuestas para esta unidad. Los videos explican
cmo implementar circuitos secuenciales en VHDL.
Muoz, J. (2012). Introduccin a los Sistemas Digitales: Un enfoque usando Lenguajes
de Descripcin de Hardware. (Captulos 7, 9 y 10, pp. 135-149, 177-208). Madrid.
Circuitos Recuperado de http://www.etnassoft.com/biblioteca/introduccion-a-los-sistemas-
secuenciales en digitales
VHDL
Fajardo, C. [Carlos Augusto Fajardo Ariza] (2013, febrero 23), Circuitos Secuenciales
(Process, IF, CASE) [Archivo de video], Recuperado de https://youtu.be/U3tXM5NTSrs
Unidad 3
Circuitos Fajardo, C. [Carlos Augusto Fajardo Ariza] (2012, diciembre 21), Diseo de Registros y
Secuenciales Contadores [Archivo de video], Recuperado de https://youtu.be/vTmBuR-JgvM
Registros Fajardo, C. [Carlos Augusto Fajardo Ariza] (2016, diciembre 13), Diseo de memorias
en VHDL. [Archivo de video], Recuperado de https://youtu.be/kNKgrOYxC_o
OVI Unidad 3:
En este video se hace el diseo de un contador ascendente en VHDL. El video busca
Contadores,
orientar al estudiante en el diseo de contadores sncronos.
Detectores flanco y
Divisores de Fajardo, C. (2016, diciembre 13), Contadores Digitales. [Archivo de video]. Recuperado
Frecuencia. de http://hdl.handle.net/10596/9852
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 9 de 27
La siguiente referencia, le servir de lectura complementaria. Aunque la lectura no se considera obligatoria, su

Referencias revisin si puede favorecer proceso de aprendizaje.
bibliogrficas
Chu, P. P. (2006). RTL Hardware Design Using VHDL : Coding for Efficiency, Portability, and Scalability.
complementari
Hoboken, N.J.: Wiley-IEEE Press. Recuperado
as
de: http://bibliotecavirtual.unad.edu.co:2048/login?user=proveedor&pass=danue0a0&url=http://bibliotecavirt
ual.unad.edu.co:2051/login.aspx?direct=true&db=e000xww&AN=158127&lang=es&site=ehost-live
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 10 de 27
Nombre de Contenidos Referencias Bibliogrficas Requeridas

la unidad de (Incluye: Libros textos, web links, revistas cientficas)
aprendizaje
Diseo La siguiente referencia es el libro gua del curso. En esta unidad vamos a revisar los captulos 7, 9
Jerrquico en y 10, los cuales el estudiante deber leer comprensivamente antes de empezar a desarrollar las
VHDL con actividades propuestas para esta unidad. Los videos explican la implementacin de diferentes
Circuitos circuitos necesario para el proyecto final.
combinaciona
Muoz, J. (2012). Introduccin a los Sistemas Digitales: Un enfoque usando Lenguajes de
les y
Descripcin de Hardware. (Captulos 7, 9 y 10, pp. 135-149,177-208). Madrid. Recuperado
Secuenciales
de https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales
Fajardo, C. [Carlos Augusto Fajardo Ariza] (2013, febrero 23), Circuitos Secuenciales (Process, IF,
Unidad 4 CASE) [Archivo de video], Recuperado de https://youtu.be/U3tXM5NTSrs
Aplicacione
Fajardo, C. [Carlos Augusto Fajardo Ariza] (2012, diciembre 21), Diseo de Registros y
s
Integracin Contadores [Archivo de video], Recuperado de https://youtu.be/vTmBuR-JgvM
de
Fajardo, C. [Carlos Augusto Fajardo Ariza] (2016, diciembre 13), Diseo de memorias en VHDL.
componente
[Archivo de video], Recuperado de https://youtu.be/kNKgrOYxC_o
y Pruebas de
Fiabilidad
OVIs Unidad 4:
En este video se hace el diseo de un divisor de frecuencia en VHDL. El video busca orientar al
estudiante en el diseo de circuitos secuenciales.
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 11 de 27
Fajardo, C. (2015, diciembre 13), Divisores de Frecuencia. [Archivo de video]. Recuperado

de http://hdl.handle.net/10596/9855
Referencia Chu, P. P. (2006). RTL Hardware Design Using VHDL : Coding for Efficiency, Portability, and Scalability. Hoboken,
s N.J.: Wiley-IEEE Press. Recuperado
bibliogrfic de: http://bibliotecavirtual.unad.edu.co:2048/login?user=proveedor&pass=danue0a0&url=http://bibliotecavirtual.
as unad.edu.co:2051/login.aspx?direct=true&db=e000xww&AN=158127&lang=es&site=ehost-live
compleme
ntarias
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 12 de 27
4. ACTIVIDADES DE APRENDIZAJE
Indicador N Evaluacin1
Contenido
|Unid Competen es de Estrategia de de
de Criterios de Ponderaci
ad cia desempe Aprendizaje Se Propsito
Aprendizaje evaluacin n
o m
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 13 de 27
El Identifica
estudiante las Paso 1 - Actividad de
representa expresion reconocimiento Paso 1 -
los datos es En este espacio del Identificar Identifica de Actividad de
utilizando booleanas entorno de aprendizaje las manera Reconocimie
diferentes para colaborativo deber ecuaciones adecuada la nto.
UNID lgicas y los expresin 25 puntos
sistemas de circuitos realizar de manera
AD1 mtodos de lgica y la
numeracin lgicos INDIVIDUAL
Repres Representaci simplificacin tabla de
(binario, combinaci
entaci n Digital de en el diseo verdad.
hexadecima onales Un mensaje de
n los Datos: de circuito
l), con el fin Bienvenida en el Foro de
Digital Sistema lgicos para Aplica
de poder Aplica los la actividad de
de los Binario, 3 la solucin correctament
representar teoremas reconocimiento de
Datos Hexadecimal de e los
digitalment de Presaberes, describiendo
y y problemas teoremas de
e los datos. simplificac brevemente nuestra vida,
Algebr Complement prcticos simplificacin
in de nuestros intereses y
a de o a 2. del algebra
El expresion acciones.
Boole de Boole
estudiantes es lgicas.
identifica Informacin actualizada
las El en el perfil nuestro del
ecuaciones estudiante campus, principalmente Estructura
lgicas y simplifica aquella que hacemos de manera
los mtodos funciones pblica a nuestros correcta el
de lgicas compaeros de curso. informe
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 14 de 27
Aritmtica simplificaci mediante entregado.

Binaria: n en el la correcta Respuesta a cada uno de
Suma y resta diseo de utilizacin los mensajes de Sintetiza Paso 2
binaria. un circuito de los Bienvenida de nuestros exitosament Trabajo
lgico para mapas de compaeros del grupo e un circuito Colaborativo
Algebra de la solucin Karnaught colaborativo. combinacion 1 40
Boole: de . al simple en puntos
Representaci problemas Como trabajo de el software
ones POS, prcticos reconocimiento, deber ISE 14.7.
SOP y realizar el trabajo
Simplificaci colaborativo propuesto en Participa Total de
n mediante la Gua Integrada de asertivament puntos
mapas de Actividades. Para realizar e dentro del actividad
Karnaught. este trabajo cada foro de
estudiante deber ver el reconocimi
video de la presentacin ento y
del curso. Rubrica de Unidad 1:
Evaluacin 65 puntos
Paso 2 Trabajo
Introducci
Colaborativo 1
n a VHDL:
Instalacin
En esta fase cada
del
estudiante deber
software
resolver los ejercicios
ISE
propuestos en la
actividad colaborativa y
compartir su solucin en
el foro. Se espera que los
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 15 de 27
estudiantes vayan
trabajando durante las
tres semanas en los
ejercicios y no dejen todo
para el final. De igual
manera cada estudiante
deber retro-alimentar
las soluciones de sus
dems compaeros,
aprobando sus respuestas
o encontrando posibles
errores u otras
alternativas de solucin.
En esta fase el estudiante

propondr un pequeo
circuito combinacional, el
cual ser descrito en
VHDL y sintetizado en el
software ISE 14.7 de
Xilinx. El ejercicio
anterior busca que el
estudiante se familiarice
con el software de
sntesis que ser utilizado
durante todo el semestre.
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 16 de 27
Unidad 2: Circuitos Combinacionales.
El Paso 3 Trabajo Disear Paso 3

estudiante Colaborativo 2 circuitos Trabajo
construye combinacion Colaborativo
Sumadores sumadores ales a partir Disea 2.
medios y En esta fase cada 3 de circuitos 50 puntos
Restadores.
completos a estudiante deber compuertas combinacion
partir de su resolver los ejercicios lgicas con ales bsicos
tabla de propuestos en la el fin de a partir de
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 17 de 27
verdad. actividad colaborativa y comprender interconexio

Multiplexores compartir su solucin en su nes de
, El el foro. Se espera que los funcionamien compuertas
codificadores estudiante estudiantes vayan to. lgicas.
y construye trabajando durante las
decodificador multiplexor tres semanas en los
es. es ejercicios y no dejen todo Utilizar las Describe
Unida utilizando para el final. De igual sentencias correctament
d2 compuertas manera cada estudiante concurrentes e en VHDL
Circuit lgicas deber retro-alimentar de VHDL circuitos
Introduccin
os bsicas. las soluciones de sus (with-select combinacion
a VHDL:
Combi dems compaeros, y when-else) ales bsicos.
Circuitos
nacion El aprobando sus respuestas para
Combinacion
ales estudiante o encontrando posibles describir Estructura
ales.
utiliza errores u otras circuitos de manera
Sentencias
apropiadam alternativas de solucin. combinacion correcta el
with-select y
ente los ales bsicos. informe
when-else.
multiplexor entregado
es como En esta fase el grupo Describir
elementos colaborativo deber circuitos Participa
de implementar en VHDL un combinacion asertivament
direccionam diseo combinacional, el ales bsicos e dentro del
VHDL: iento de cual est compuesto por como una foro
Diseo datos. subsistemas. Para tal fin combinacin
Jerrquico. tendr que hacer uso de de circuitos Paso 4 :
El COMPONENTS para hacer ms Prueba
estudiante un diseo jerrquico. pequeos objetiva
comprende (Diseo Unidades 1 y
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 18 de 27
el Paso 4 : Prueba Jerrquico) 2.

funcionamie Objetiva Unidades 1 30 puntos
nto de los y2
codificadore En esta fase el estudiante
sy preparar la prueba
decodificad objetiva individual, la cual
oes. corresponde a las
Unidades 1 y 2.
El
estudiante
implementa
circuitos
combinacio
nales
mediante el
correcto
uso de las
sentencias
with-select
y when
else.
El
estudiante
identifica
las
diferencias
en
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 19 de 27
implementa
cin entre
las
sentencias
with-select
y when-
else.
El
estudiante
hace uso de
descripcion
es
jerrquicas
para la
implementa
cin de
circuitos
combinacio
nales.
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 20 de 27
Unidad 3: Circuitos Secuenciales
Latches y
El Reconoce
Flip-flops
estudiante la Paso 5 Trabajo Comprender Identifica las
identifica al diferencia Colaborativo 3 el diferencias
diferencia entre los funcionamien entre un
entre un sistemas En esta fase cada 3 to y la sistema Paso 5
circuito secuencial estudiante deber utilizar de los secuencial Trabajo
Registros
combinacio es resolver los ejercicios principales sncrono y Colaborativo
nal y un sncrono y propuestos en la circuitos asncrono 3.
circuito asncronos actividad colaborativa y combinacion 50 puntos
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 21 de 27
UNID secuencial, compartir su solucin en ales. Utiliza los

AD 3 mediante la Diferencia el foro. Se espera que los diferentes
Circuit compresin los estudiantes vayan Describir en tipos de
os Contadores del diferentes trabajando durante las VHDL los aplicaciones
secuen concepto de tipos de tres semanas en los diferentes de los
ciales. memoria LATCHES ejercicios y no dejen todo circuitos sistemas
en un y Flip- para el final. De igual combinacion secuenciales
sistemas Flops. manera cada estudiante ales vistos
digital. deber retro-alimentar durante el Describe
Disea las soluciones de sus curso. correctament
El circuitos dems compaeros, e un circuito
estudiante secuencial aprobando sus respuestas Utilizar secuencial en
comprende es o encontrando posibles diseo VHDL.
el activados errores u otras jerrquico
funcionamie por nivel alternativas de solucin. para hacer
nto bsico en VHDL. diseo en Estructura
Circuitos de un En la segunda fase de la VHDL que de manera
Combinacion LATCH, Disea actividad colaborativa el incluyan correcta el
ales en mediante la circuitos grupo colaborativo tanto informe
VHDL. compresin secuencial deber realizar el diseo circuitos entregado
del es y la implementacin del combinacion
funcionamie activados circuito combinacional ales como Participa de
nto bsico por flanco propuesta. Se espera que secuenciales. manera
del arreglo en VHDL. en esta fase cada correcta y
de estudiante haga sus coherente
compuertas Disea aportes con respecto a dentro del
retroalimen diferentes dicha implementacin. foro
tadas. tipos de
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 22 de 27
contadore Participa
s en asertivament
El VHDL. e dentro del
estudiante foro
identifica la Disea
estructura diferentes
bsica de tipos de
los Registros
diferentes en VHDL.
tipos de
registros.
El
estudiante
comprende
la
estructura
bsica de
un
contador.
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 23 de 27
Unidad 4: Mquinas de Estado.
El Disea
Divisores de estudiante Paso 6: Componente correctament
Frecuencia disea prctico. Disear e divisores
divisores de divisores de de Paso 6
frecuencia Disea frecuencia, frecuencia, a Componente
mediante la divisores como una partir de las prctico.
Diseo
correcto de Cada estudiante deber combinacin caracterstica 180 puntos.
jerrquico:
diseo de frecuencia preparar el componente de circuitos s del mismo.
Circuitos
un . prctico, teniendo en combinacion
secuenciales
diagrama cuenta los lineamientos ales y
y
de bloques. Describe dados en la Gua de 3 secuenciales. Disea
combinacion
en VHDL Componente Prctico. correctament
ales.
El mquinas e un
estudiante de estados Este componente prctico Disear diagrama de
comprende Finitos. es tipo virtual, es decir, el mquinas de estado que
el estudiante lo realiza en estado por soluciona un
paradigma Diferencia su casa y enva las medio de problema
Simulacin de las dos evidencias. Tal como se diagramas especfico.
de archivos funcionamie topologas describe en la gua de de estados
de alto nivel. nto de la principales esta actividad. que A partir de
UNID Mquinas de la describan el un diagrama
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 24 de 27
AD 4 de Estados Mquinas funcionamien de estado es

Aplicac Finitos. de Estado to de la capaz de
iones (Moore y misma. describir en
El Mealy). VHDL una
estudiante Describir en Mquina de
propone Reconoce VHDL estados.
soluciones las mquinas de
a ventajas y estado. Estructura
problemas desventaj de manera
reales as de las correcta el
mediante el topologas informe
correcto Moore y entregado
diseo de Mealy.
una Participa de
Mquina de manera
Estados Utiliza las correcta y
Finitos. mquinas coherente
de estados dentro del
El para la foro
estudiante solucin
sintetiza en de Participa
el software problemas asertivament
propuesto reales. e dentro del
una foro
Mquina de
estados
finitos,
mediante la
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 25 de 27
correcta
descripcin
en VHDL.
Conte Paso 7: Proyecto Final Implementar Disea, Paso 7

nidos en VHDL el sintetiza el Proyecto
Gener En esta fase el grupo diseo diseo Final.
ales colaborativo terminar la propuesto. correctament 125 puntos
del implementacin en VHDL e.
curso. del diseo propuesto Sintetizar
durante las etapas exitosament Evidencia
anteriores. El grupo e el diseo mediante
colaborativo deber propuesto en simulacin
evidenciar la correcta el software que el diseo
2
sntesis del diseo en ISE 14.7 de propuesto
software propuesto, el Xilinx. cumple con
diagrama RTL, el cual las
debe coincidir con el Demostrar funcionalidad
diagrama de bloques que mediante es
se propuso. simulacin requeridas.
Finalmente el grupo que el diseo
colaborativo deber funciona de
evidenciar mediante acuerdo a las
simulaciones que funcionalidad
CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 26 de 27
efectivamente el diseo es
se ajusta a las requeridas.
funcionalidades
requeridas en el presente
diseo.
El grupo colaborativo
entregara un documento
pdf con la estructura y las
indicaciones dada en la
gua integrada de
Acrividades.
5. ESTRUCTURA DE EVALUACION DEL CURSO

CDIGO:
F-8-6-4
FORMATO DE SYLLABUS
VERSIN:
0-06-10-2015
PGINAS:
Pgina 27 de 27
Tipo de evaluacin Ponderacin Puntaje Mximo
Autoevaluacin Formativa
Coevaluacin Formativa
75% 375
Heteroevaluacin
Evaluacin Final 25% 125
Total 500

Syllabus de Electrónica Digital

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Syllabus de Electrónica Digital

Uploaded by

Copyright:

Available Formats

Este documento es de clasificacin de seguridad controlada, para su uso debe solicitar autorizacin a la VIACI

Asegrese de estar utilizando la versin actualizada de este formato.

1. INFORMACIN GENERAL DEL CURSO

NIVEL: Profesional - Tecnolgico

CAMPO DE FORMACIN: CBI, Ciencias Bsicas de Ingeniera

CURSO: Electrnica Digital CODIGO: 243004

TIPO DE CURSO: Metodolgico

N DE CREDITOS: 4 N DE SEMANAS: 16 Semanas

CONOCIMIENTOS PREVIOS: Electrnica Anloga, Anlisis de circuitos, conocimientos bsicos programacin.

DIRECTOR DEL CURSO: Carlos A. Fajardo

FECHA DE ELABORACIN: Actualizado, Diciembre de 2016. V6

DESCRIPCIN DEL CURSO:

Competencias generales del curso:

3. CONTENIDOS DEL CURSO: Esquema del contenido del curso.

Diseo jerrquico con circuitos

Nombre de la Contenidos de Referencias Bibliogrficas Requeridas

Nombre de la Contenidos de Referencias Bibliogrficas Requeridas

puede ser usada para implementar tablas de verdad.

Nombre de la Contenidos de aprendizaje

La siguiente referencia, le servir de lectura complementaria. Aunque la lectura no se considera obligatoria, su

Nombre de Contenidos Referencias Bibliogrficas Requeridas

Fajardo, C. (2015, diciembre 13), Divisores de Frecuencia. [Archivo de video]. Recuperado

Aritmtica simplificaci mediante entregado.

En esta fase el estudiante

Unidad 2: Circuitos Combinacionales.

El Paso 3 Trabajo Disear Paso 3

verdad. actividad colaborativa y comprender interconexio

el Paso 4 : Prueba Jerrquico) 2.

Unidad 3: Circuitos Secuenciales

UNID secuencial, compartir su solucin en ales. Utiliza los

Unidad 4: Mquinas de Estado.

AD 4 de Estados Mquinas funcionamien de estado es

Conte Paso 7: Proyecto Final Implementar Disea, Paso 7

5. ESTRUCTURA DE EVALUACION DEL CURSO

Tipo de evaluacin Ponderacin Puntaje Mximo

You might also like