CIRCUITO 7447 TTL

Circuitos TTL
Nov 032013

Circuito TTL 7447

El circuito integrado 7447 o subfamilia (74LS47, 74F47, 74S47, 74HCT47,..) es un circuito

integrado que convierte el cdigo binario de entrada en formato BCD a niveles lgicos que
permiten activar un display de 7 segmentos de nodo comn en donde la posicin de cada
barra forma el nmero decodificado.

Si queremos utilizar tecnologa CMOS tenemos el 4511.

Las salidas del circuito hacia los segmentos del display son en colector abierto. Pudiendo de
esta manera controlar display que consuman 40 mA mximo por segmento.
las funciones LT, RBI yBI/RBO. Como indican los crculos del smbolo lgico, todas las salidas
(de a a g) son activas a nivel bajo, al igual que lo son LT (Lamp Test), RBI (Ripple Blanking
Input) y BI/RBO (Blanking Input/Ripple Blanking Output).

Cuando se aplica un nivel bajo a la entrada LT y la entrada BI/RBO est a nivel alto, se
encienden todos los segmentos del display. La entrada de comprobacin se utiliza para
verificar que ninguno de los segmentos est fundido.
La supresin de cero es una caracterstica utilizada en displays de varios dgitos para eliminar
los ceros innecesarios. Por ejemplo, en un display de 6 dgitos, el nmero 6,4 podra
mostrarse como 006,400 si no se eliminaran los ceros.

La supresin de ceros al principio de un nmero recibe el nombre de supresin anterior de

cero, mientras que si son los ltimos los que se eliminan se denomina supresin posterior de
cero.

Este decodificador sirve para mostrar salidas decimales a entradas binarias. Las entradas
pueden estar dadas por cualquier dispositivo que tenga 4 salidas digitales como un puerto de
un PIC o un micro, o utilizando switches para conmutar los unos y ceros como en el ejemplo
de circuito propuesto.

Si queremos utilizar un modelo de display de ctodo comn tendremos que utilizar el circuito
integrado 7448.
En la ltima imagen se observa que en la serie 7447 y 7448 en el dgito 6 y 9 tienen un
segmento menos que en la serie 74247 y 74248.

Tabla de la verdad del 7447

INPUT IN/OUTPUT OUTPUT
D C B A LT RBI BI/RBQ Q
X X X X L X H 8
X X X X X X L
L L L L H L L
L L L L H H H 0
L L L H H X H 1
L L H L H X H 2
. . . . . . . .
. . . . . . . .
. . . . . . . .
H H H H H X H 15
 Esquema para comprobacin del 7447

Listado de las diferentes combinaciones que se pueden obtener en el display