2.

- MARCO TEORICO
2.1.- PPI 8255
2.1.1. - EL INTERFAZ DE PERIFRICOS 8255.

El PPI 8255 es un dispositivo de E/S general, programable, capaz de controlar 24

lneas con diferentes configuraciones (entrada/salida) y en hasta 3 modos de
operacin.

Figura 2.1

2.1.2.- DESCRIPCIN DEL INTEGRADO.

D0-D7: Bus de datos bidireccional de 3 estados.

RESET: Esta seal borra el registro de control y todos los puertos (A, B y C) son
colocados en modo entrada.
-RD: Utilizada por la CPU para leer informacin de estado o datos procedentes
del 8255.
-WR: Utilizada por la CPU para enviar palabras de control o datos al 8255.
A0-A1: Lneas de direccin: permiten seleccionar uno de los tres puertos o el
registro de control.
PA0-PA7: Puerto A: puerto de entrada/salida de 8 bits.

PB0-PB7: Puerto B: puerto de entrada/salida de 8 bits.

PC0-PC7: Puerto C: puerto de entrada/salida de 8 bits.
 Figura 2.2

2.1.3.- DESCRIPCIN FUNCIONAL

Las dos lneas de direcciones definen cuatro puertos de E/S en el ordenador: los
tres primeros permiten acceder a los puertos A, B y C; el cuarto sirve para leer o
escribir la palabra de control. El 8255 est dividido en dos grupos internos: el
grupo A, formado por el puerto A y los 4 bits ms significativos del puerto C; y el
grupo B, constituido por el puerto B junto a los 4 bits menos significativos del
puerto C. El puerto C est especialmente diseado para ser dividido en dos
mitades y servir de apoyo a los puertos A y B en algunos sistemas.

2.1.4.- PROGRAMACIN DEL 8255

El 8255 soporta 3 modos de operacin: el modo 0 (entrada y salida bsica), el

modo 1 (entrada y salida con seales de control) y el modo 2 (bus bidireccional de
comunicaciones). Tras un Reset, los 3 puertos quedan configurados en modo
entrada, con las 24 lneas puestas a "1" gracias a la circuitera interna. Esta
configuracin por defecto puede no obstante ser alterada con facilidad.
El modo para el puerto A y B se puede seleccionar por separado; el puerto C est
dividido en dos mitades relacionadas con el puerto A y el B. Todos los registros de
salida son reseteados ante un cambio de modo, incluyendo los biestables de
estado. Las configuraciones de modos son muy flexibles y se acomodan a casi
todas las necesidades posibles. Los tres puertos pueden ser accedidos en
cualquier momento a travs de la direccin E/S que les corresponde, como se vio
en el apartado anterior. La palabra de control a enviar a la 4 direccin es:

Si el bit ms significativo de la palabra de control est borrado, es tratada

entonces como un comando especial que permite activar o inhibir selectivamente
los bits del puerto C:

Esto es particularmente til para los modos 1 y 2, donde las interrupciones

generadas por las lneas del puerto C pueden ser activadas o inhibidas
simplemente poniendo a 1 0, respectivamente, el flip-flop interno INTE
correspondiente a la interrupcin que se trate. Todos son puestos a cero tras
establecer el modo.

2.1.5.- MODOS DE OPERACIN DEL 8255

MODO 0: Esta configuracin implementa simples funciones de entrada/salida

para cada bit de los 2 puertos de 8 bits y los 2 puertos de 4 bits; los datos son
ledos y escritos sin ms, sin ningn tipo de control adicional. Los puertos pueden
ser configurados de entrada (sin latch) o salida (los datos permanecen
memorizados en un latch).
MODO 1: Este modo es el strobed input/output (entrada/salida a travs de un
protocolo de seales). Existen dos grupos (A y B) formados por los puertos A y B
ms el puerto C, que es repartido a la mitad entre ambos grupos para gestionar
las seales de control. Tanto si se configura de entrada como de salida, los datos
permanecen en un latch. Con este modo es factible conectar dos 8255 entre s
para realizar transferencias de datos en paralelo a una velocidad considerable,
con posibilidad de generar interrupciones a la CPU en el momento en que los
datos son recibidos o hay que enviar uno nuevo.
MODO 2: En este modo se constituye un bus bidireccional de 8 bits, por el que los
datos pueden ir en un sentido o en otro, siendo el flujo regulado de nuevo por
seales de control a travs del puerto C. Este modo slo puede operar en el
Grupo A. Tanto las entradas como salidas son almacenadas en latch.
NOTA: Existen varias combinaciones posibles de estos modos, en las que las
lneas del puerto C que no son empleadas como seales de control pueden actuar
como entradas o salidas normales, quedando las lneas de control fuera del rea
de influencia de los comandos que afectan a las restantes.

2.2.- ULN 2003

2.2.1.- DESCRIPCION GENERAL

El circuito integrado ULN2003 (ULN2002A-ULN2004A) nos ayudar en muchos

casos a simplificar y reducir los componentes y conexiones del circuito que
queramos montar. Contiene en su interior siete transistores Darlington con emisor
comn e incluye diodos de supresin de picos de tensin para las cargas
inductivas.

Figura 2.3
Funciona perfectamente con las familias TTL o CMOS hasta voltajes de 3,3V. En
las aplicaciones que requiramos un poco ms de los 500 600mA se puede
colocar 2 salidas en paralelo, teniendo que colocar tambin las
respectivas entradas.

2.2.2.- DESCRIPCION DEL INTEGRADO

En este circuito integrado hay que prestar atencin a los pines E y COM:

El pin E nos sirve para colocar a masa o tierra los emisores de los 7
transistores Darlington, si este pin no est bien conectado no tendremos
control sobre las cargas, siempre tiene que estar conectado.

El pin COM solo es necesario cuando controlamos cargas inductivas

(motores paso a paso, contactores, rels, bobinas) e ira conectado a la lnea
que los alimenta, con esto evitamos que tengamos picos de tensin que nos
destruyan los transistores. Cuando se controlan por ejemplo lmparas o LEDs
este pin si lo llevamos a masa nos puede servir de test ya que cerrara circuito
por los diodos de proteccin de los transistores y nos activar todas las
salidas.

Figura 2.4
2.3.- CIRCUITO TTL 74138

El circuito integrado 74138 o subfamilia (74LS138, 74F138, 74S138, 74HCT138,..)

es un circuito integrado que tiene la funcin de decodificador / demultiplexor
binario de 3 bits (1:8).

Con las tres entradas que posee el circuito podemos realizar 8 combinaciones
diferentes, de 000 a 111 que nos activaran una de las salidas Yn.

Este circuito integrado se utiliza mucho para seleccionar memorias y perifricos

en el espacio de memoria de los sistemas con microprocesadores.

La habilitacin del 74138 se activa slo cuando se cumple la siguiente ecuacin

de las patillas de entrada.

Utilizando la formula anterior podemos hacer decodificaciones de ms salidas,

activando o desactivando la habilitacin se pueden conectar en cascada ms
circuitos para realizar decodificaciones mayores.
 Figura 2.5

El tiempo de retardo o propagacin del 74LS138 es de unos 22nS.

Las salidas son del tipo Totem pole.

La relacin de pines de este integrado es la siguiente:

A, B, C: Entradas de seleccin, segn la combinacin binaria que

coloquemos tendremos activada la salida Yn correspondiente.
G1, G2A, G2B: Entradas de validacin, la primera activa a nivel alto y las
dos siguientes a nivel bajo, si no cumplimos estas condiciones el
decodificador no funcionara.
Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8: Salidas del decodificador activas a nivel
bajo (0V), solo puede haber una activa a nivel bajo.

Tabla de verdad del CI 74138

Figura 2.6
2.4.- CIRCUITO TTL 74139

El circuito integrado 74139 o subfamilia (74LS139, 74F139, 74S139, 74HCT139,..)

es un circuito integrado que tiene la funcin de un doble decodificador /
demultiplexor binario de 2 bits (1:4).

Con las tres entradas que posee el circuito podemos realizar 4 combinaciones
diferentes en binario, de 00 a 11 que nos activaran una de las salidas Yn.

Este circuito integrado una de las utilidades que tiene en la prctica es para
seleccionar memorias y perifricos en el espacio de memoria de los sistemas con
microprocesadores.

La habilitacin del 74139 se realiza cuando la entrada G (G1 o G2) la llevamos a

nivel bajo.

Figura 2.7
La relacin de pines de este integrado es la siguiente:

A, B: Entradas de seleccin, segn la combinacin binaria que coloquemos

tendremos activada la salida Yn correspondiente.
G: Entrada de validacin, activa a nivel bajo.
Y0, Y1, Y2, Y3: Salidas del decodificador activas a nivel bajo (0V), solo
puede haber una activa a nivel bajo.

Tabla de verdad del CI 74139

Figura 2.8