2

2curso
curso // 2
2 cuatr.
cuatr.
Arquitectura de Computadores
Grado
Grado enen
Ing.Informtica
Ing. Informtica Tema 1

Arquitecturas Paralelas: Clasificacin y

Prestaciones
 Lecciones
AC

Leccin 1. Clasificacin del paralelismo implcito en una

aplicacin
Leccin 2. Clasificacin de arquitecturas paralelas
Computacin paralela y computacin distribuida
Clasificaciones de arquitecturas y sistemas paralelos

Nota histrica

Leccin 3. Evaluacin de prestaciones

18 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Objetivos Leccin 2
AC

Clasificar los computadores segn segmento del mercado.

Distinguir entre procesamiento o computacin paralela y
distribuida.
Distinguir entre las diferentes clases de arquitecturas de la
clasificacin de Flynn.
Diferenciar un multiprocesador de un multicomputador.
Distinguir entre NUMA y SMP.
Distinguir entre arquitecturas DLP, ILP y TLP.
Distinguir entre arquitecturas TLP con una instancia de SO y
TLP con varias instancias de SO.
19 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Bibliografa
AC

Fundamental
Secciones 1.3, 7.3 y 7.2.2. J. Ortega, M. Anguita, A. Prieto.
Arquitectura de Computadores, Thomson, 2005. ESIIT/C.1
ORT arq
Complementaria
T. Rauber, G. Rnder. Parallel Programming: for Multicore
and Cluster Systems. Springer 2010. Disponible en lnea
(biblioteca UGR): http://dx.doi.org/10.1007/978-3-642-
04818-0

20 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Contenidos
AC

Computacin paralela y computacin distribuida

Clasificaciones de arquitecturas y sistemas paralelos
Nota histrica

21 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Computacin paralela Computacin
distribuida
AC

Computacin paralela (se estudia en AC)

Estudia los aspectos hardware y software
relacionados con el desarrollo y ejecucin
de aplicaciones en un sistema de cmputo
compuesto por mltiples
cores/procesadores/computadores que es
visto externamente como una unidad
autnoma (multicores, multiprocesadores,
multicomputadores, cluster)
Computacin distribuida
Estudia los aspectos hardware y software
relacionados con el desarrollo y ejecucin
de aplicaciones en un sistema distribuido;
es decir, en una coleccin de recursos
autnomos (PC, servidores -de datos,
aplicaciones, -, supercomputadores )
situados en distintas localizaciones fsicas

22 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Computacin distribuida a gran escala:
Computacin grid
AC

Computacin distribuida baja escala

Estudia los aspectos relacionados con el
desarrollo y ejecucin de aplicaciones en
una coleccin de recursos autnomos de
un dominio administrativo situados en
distintas localizaciones fsicas
conectados a travs de infraestructura de
red local
Computacin grid
Estudia los aspectos relacionados con el
desarrollo y ejecucin de aplicaciones en
una coleccin de recursos autnomos de
mltiples dominios administrativos
geogrficamente distribuidos conectados
con infraestructura de
telecomunicaciones
23 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Computacin distribuida a gran escala:
Computacin nube o cloud
AC
Computacin cloud
Comprende los aspectos relacionados con el clientes
desarrollo y ejecucin de aplicaciones en un
sistema cloud
Sistema cloud software
Ofrece servicios de infraestructura, plataforma
y/o software, por los que se paga cuando se plataforma
necesitan (pay-per-use) y a los que se accede
tpicamente a travs de una interfaz (web) de
auto-servicio infraestructura
Consta de recursos virtuales que
son una abstraccin de los recursos fsicos
parecen ilimitados en nmero y capacidad y son
reclutados/liberados de forma inmediata sin
interaccin con el proveedor
soportan el acceso de mltiples clientes (multi-
tenant)
estn conectados con mtodos estndar
independientes de la plataforma de acceso.
Para ampliar:http://www.youtube.com/watch?v=SgujaIzkwrE&feature=related
http://soa-eda.blogspot.com/2010/05/cloud-computing-explained.html
24 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Contenidos
AC

Computacin paralela y computacin distribuida

Clasificaciones de arquitecturas y sistemas paralelos
Nota histrica

25 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Criterios de clasificacin de computadores
AC

Comercial
Segmento del mercado
embebidos, servidores gama baja
Educacin, investigacin (tambin usados por
fabricantes y vendedores)
Flujos de control y flujos de datos: clasificacin de Flynn
(1972)
Sistema de memoria

Flujos de control (propuesta de clasificacin de

arquitecturas con mltiples flujos de control)
Nivel del paralelismo aprovechado (propuesta de clasif.)

26 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Segmento del mercado
AC
AFA AFA AFA
MATERIAS DEL
GRADO
AFA AFA AFA

AFA AFA AFA

Supercomputadores
AFA

Servidores de gama alta Sistemas de Cmputo

(500.000$< high-end) de Altas Prestaciones
AFA Servidores de gama media (IC.SCAP)
(25.000$<mid-range<500.000$)
Servidores de gama baja Estructura y
(entry-level <25.000$) Arquitectura de
Computadores
PC/WS
(R.EAC)
Mercado de computadores Sistemas de Cmputo
empotrados para Aplicaciones
Especficas (IC.SCAE)

27 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Clasificacin de Computadores segn
segmento
AC

Externo (desktop,
Empotrado (oculto) -
laptop, server, cluster )
IC.SCAE
- R.EAC, IC.SCAP
Para todo tipo de Aplicaciones de propsito
aplicaciones: especfico
Oficina, entretenimiento, Videojuegos, telfonos, coches,
Procesamiento de electrodomsticos, ...
transacciones o OLTP, sistemas
de soporte de decisiones o DSS,
e-comercio, Restricciones tpicas:
Cientficas ( medicina, biologa,
Consumo de potencia, precio,
prediccin del tiempo, etc.) y
tamao reducidos
animacin (pelculas animadas,
efectos especiales, etc.), Tiempo real

28 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Clasificacin de Comp. (externos) segn
segmento del mercado
AC
AFA AFA AFA

Precio ($) AFA AFA AFA

Sistemas de Cmputo de

AFA AFA AFA

.
Altas Prestaciones

100x106
Supercomputad.
(IC.SCAP)

www.top500.org
10x106
Servidores gama alta
106 http://h20341.www2.hp.com/integrity/w1/en/high-end/integrity-high-end-servers-superdome2.html
AFA

Servidores gama media

http://h20341.www2.hp.com/integrity/w1/en/mid-range/integrity-mid-range-servers.html
100x103
AFA

Servidores bsicos
Estr. y Arquit.de

Cluster

N cores
Computadores

10x103 http://h20341.www2.hp.com/integrity/w1/en/entry-class/integrity-entry-class-servers.html PC
(R.EAC)

103 WS/PC
1 2 4 8 16 32 64 128 256 miles
29 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Criterios de clasificacin de computadores
AC

Comercial
Segmento del mercado
embebidos, servidores gama baja
Educacin, investigacin (tambin usados por
fabricantes y vendedores)
Flujos de control y flujos de datos (clasificacin de Flynn
1972)
Sistema de memoria

Flujos de control (propuesta de clasificacin de

arquitecturas con mltiples flujos de control)
Nivel del paralelismo aprovechado (propuesta de clasif.)

30 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Clasificacin de Flynn de arquitecturas,
1972 (Flujo instr./flujo de datos)
AC

Clasifica- Flujo de instrucciones

cin de
Flynn nico (Single) Mltiple
SISD FI MISD

(Un ncleo UC
FIn FI1
UCn
nico

UC1 UC2
procesador)
M M
FD
UP FD
UP1 UP2 UPn FD
FD
Flujo de datos

SIMD MIMD(multicores, multipro-

(GPU, Procesadores matriciales) cesadores, multicomputadores)

Mltiple

FD1
FD (al/del host)

UP1 UM1 FIn FI1

UCn
FI (del host)

UC1 UC2
FD2
UC
FI UP2 UM2
M

FDn UP1 UP2 UPn

UPn UMn FDn FD1

31 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Arquitecturas SISD
AC

Descripcin Estructural Descripcin Funcional

MM

FI
FD

CPU

Corresponde a los computadores uni-procesador

(un ncleo o core procesador)
for i:=1 to 4 do
begin UP
C[i]:=A[i]+B[i];
F[i]:=D[i]-E[i];
G[i]:=K[i]*H[i];
end;

32 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Arquitecturas SIMD
AC

Descripcin Estructural Descripcin

CPU
Funcional

Aprovechan paralelismo de datos

Procesadores
for all EPi(i:=1 to 4) do
begin Matriciales
C[i]:=A[i]+B[i]; ADDV C,A,B
F[i]:=D[i]-E[i]; SUBV F,D,E
G[i]:=K[i]*H[i]; Procesadores MULV G,K,H
end; Vectoriales

33 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Arquitecturas SIMD: Ejemplo
AC

Procesador Matricial
UC EP1 EP2 EP3 EP4
C = A+B C[1]=A[1]+B[1] C[2]=A[2]+B[2] C[3]=A[3]+B[3] C[4]=A[4]+B[4]
F= D E F[1]=D[1]-E[1] F[2]=D[2]-E[2] F[3]=D[3]-E[3] F[4]=D[4]-E[4]
G = K*H G[1]=K[1]*H[1] G[2]=K[2]*H[2] G[3]=K[3]*H[3] G[4]=K[4]*H[4]

Flujo de Instrucciones Flujos de Datos

Procesador Vectorial
A[i] C[i]
Sumador
ADDV B[i] Flujos de
Datos
SUBV D[i] F[i]
Restador
MULTV E[i]
K[i] G[i]
Multiplicador
Flujo de Instrucciones H[i]

34 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Arquitecturas MIMD
AC

CPUs

Data

Descripcin
Descripcin Estructural Funcional
Corresponde con Multincleos, Multiprocesadores y Multicomputadores: Puede
aprovechar, adems, paralelismo funcional

for i:=1 to 4 do for i:=1 to 4 do for i:=1 to 4 do

begin begin begin
C[i]:=A[i]+B[i]; F[i]:=D[i]-E[i]; G[i]:=K[i]*H[i];
end; end; end;

Proc 1 Proc 2 Proc 3

35 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Arquitecturas MISD
AC

CPUs

No existen computadores que funcionen segn este

modelo
Se puede simular en un cdigo este modelo para
aplicaciones que procesan una secuencia o flujo de
datos
36 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Criterios de clasificacin de computadores
AC

Comercial
Segmento del mercado
embebidos, servidores gama baja
Educacin, investigacin: tambin usados por
fabricantes y vendedores
Flujos de control y flujos de datos (clasificacin de Flynn
1972)
Sistema de memoria

Flujos de control (propuesta de clasificacin de

arquitecturas con mltiples flujos de control)
Nivel del paralelismo aprovechado (propuesta de clasif.)

37 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Clasificacin de Computadores Paralelos
MIMD segn el sistema de memoria
AC

P P P P P P
E/S M E/S M

Red de interconexin Red de interconexin

M E/S M E/S
M M M M E/S
P P

Multiprocesadores Multicomputadores
Todos los procesadores Cada procesador tiene su
comparten el mismo espacio espacio de direcciones
de direcciones propio

El programador NO necesita El programador necesita

conocer dnde estn conocer dnde estn
almacenados los datos almacenados los datos

38 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Comparativa SMP (Symmetric Multi-
Processor) y multicomputadores I
AC
P P P P P P
E/S M E/S M
Red de interconexin
Red de interconexin
M M M M E/S M E/S M E/S
Multiprocesador con P P

memoria centralizada (SMP) Multicomputador

Mayor latencia - Poco escalable Menor latencia Ms escalable

Comunicacin explicita mediante

Comunicacin implcita mediante
software para paso de mensajes
variables compartidas. Datos no
(send/receive). Datos duplicados
duplicados en memoria principal
en memoria principal, copia datos

39 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Comparativa SMP (Symmetric Multi-
Processor) y multicomputadores II
AC
P P P P P P
E/S M E/S M
Red de interconexin
Red de interconexin
M M M M E/S M E/S M E/S
Multiprocesador con P P

memoria centralizada (SMP) Multicomputador

Necesita implementar primitivas de Sincronizacin mediante software de
sincronizacin comunicacin

Distribucin cdigo y datos entre

Distribucin cdigo y datos entre
procesadores: necesaria=>
procesadores: no necesaria
herramientas program. ms sofisticadas

Programacin, generalmente, ms
Programacin generalmente ms difcil
sencilla

40 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Comunicacin uno-a-uno en un
multiprocesador
AC
P P P P

Nodo fuente (Flujo 1)

Red de interconexin
Red
store [direccin], r peticin M M M M E/S
(dato) Memoria
espera
Recibir peticin
Nodo destino (Flujo 2)
acceso a memoria
respuesta Generar respuesta Red load r, [direccin]
peticin
espera
Recibir peticin
acceso a memoria
Generar respuesta respuesta
(dato)
tiempo

41 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Comunicacin uno-a-uno en un
multiprocesador
AC

Secuencial Paralelo F1 es el flujo de

... F1 F2 control productor del
dato (enva el dato)
A=valor; ... F2 es el flujo de
... A=valor; copia=A; control consumidor
copia=A; ... del dato (recibe el
dato)

Se debe garantizar que el flujo Paralelo multiproc. (K=0)

de control consumidor del F1 F2
dato lea la variable compartida ... ...
(A) cuando el productor haya A=valor; while (K=0) { };
K=1; copia=A;
escrito en la variable el dato
... ...
NOTA: La programacin paralela de multiprocesadores se estudia en AC
42 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Comunicacin uno-a-uno en
multicomputador (receive bloqueante)
AC

E/S
M

Red de interconexin
P

P
E/S

M
E/S
M
Nodo fuente (Flujo 1) Nodo destino (Flujo 2)

P
E/S

M
send(dest,dat,size)

contina copia datos Datos receive(fuen,dat,size)

tiempo

ejecucin a buffer
espera
datos a
memoria
usuario contina
ejecucin
Red

43 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Comunicacin uno-a-uno en un
multicomputador
AC

Secuencial Paralelo F1 es el flujo de

... F1 F2 control productor del
dato (enva el dato)
A=valor; ... F2 es el flujo de
... A=valor; copia=A; control consumidor
copia=A; ... del dato (recibe el
dato)

Paralelo multicomputador (size = 4 byte)

F1 F2
... ...
send(F2, valor, 4); receive(F1,copia,4);
... ...
NOTA: La programacin paralela de multicomputadores se estudia en la asignatura: Arquitecturas y Computacin de
Altas Prestaciones (IC.SCAP.ACAP Especialidad (IC), Materia (SCAP), Asignatura (ACAP))
44 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Incremento de escalabilidad en
multiprocesadores y red de interconexin
AC
Bus Barras cruzadas
1 1
P P P P 2 2
3 3 0 0
4 4
1 1
Red de interconexin
2 2
M M M M E/S 3 3

Incremento escalabilidad
multiprocesadores: Multietapa
Aumentar cache del procesador 0 0
Usar redes de menor latencia y mayor 1 1
ancho de banda que un bus (jerarqua de 2 2
buses, barras cruzadas, multietapa) 3 3

Distribuir fsicamente los mdulos de

memoria entre los procesadores (pero se
sigue compartiendo espacio de direcciones)

45 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Clasificacin completa de computadores
segn el sistema de memoria
AC

Multi- Memoria fsicamente

+
+
NORMA No ej. cluster, red distribuida
computadores Remote de

Nivel de empaquetamiento y conexin

Memoria no Memory Access computadores
P P
compartida
E/S M E/S M
NUMA
NUMA Non- Red de interconexin

Escalabilidad
Uniform CC-NUMA M E/S M E/S
Multi- Memory Access P P
procesadores COMA
Memoria
Memoria fsicamente
compartida
centralizada
Un nico espacio de
direcciones UMA Uniform SMP Symmetric P P P P
Memory Access MultiProcessor
Red de interconexin

I
I
M M M M E/S
46 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Red en sistemas con memoria fsicamente
distribuida (NI: Network Interface)
AC
Esttica: 2-cubo 4-ario NI Esttica: 2-malla 4-aria
Esttica: Anillo NI

P P
E/S M E/S M NI

Red de interconexin
M E/S M E/S
NI 0 0 0
1 P P 1 1

2 2 2
3 3 3
0 0 NI
4 4 4
NI
5 1 1 5 5
6 2 2
6 6
7
C0 R1 C1 R2 C2 3 3 7 7
Dinmica: rbol grueso Dinmica: barras cruzadas Dinmica: multietapa
47 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Ejemplo: Red (con conmutador o switch)
de barras cruzadas
AC
Conmutador Gigabit Ethernet (para administracin)
nodos
Conmutador Infiniband (para aplicaciones)
enlaces

48 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Ejemplo: Placa CC-NUMA con red esttica
AC

0 1

2 3

Intel Xeon 7500

NOTA: Detalles de redes para multicomputadores y

multiprocesadores se estudian en la asignatura: Arquitecturas y
Computacin de Altas Prestaciones (IC.SCAP.ACAP Especialidad
(IC), Materia (SCAP), Asignatura (ACAP))
49 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Criterios de clasificacin de computadores
AC

Comercial
Segmento del mercado
embebidos, servidores gama baja
Educacin, investigacin: tambin usados por
fabricantes y vendedores
Flujos de control y flujos de datos (clasificacin de Flynn
1972)
Sistema de memoria

Flujos de control (propuesta de clasificacin de

arquitecturas con mltiples flujos de control)
Nivel del paralelismo aprovechado (propuesta de clasif.)

50 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Propuesta clasificacin arquitecturas con
mltiples flujos de control o threads
AC

ej. mltiples flujos de

control concurrente- TLP = Tread Level Parallelism
mente o en paralelo Thread = Flujo de Control
TLP

flujos de control flujos de control

creados y gestionados creados y gestionados
por la arquitectura por el SO
implcito explcito

multiprocesadores,
multicores, cores multicomputadores
multithread
con una instancia SO con mltiples inst. SO
51 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Criterios de clasificacin de computadores
AC

Comercial
Segmento del mercado
embebidos, servidores gama baja
Educacin, investigacin: tambin usados por
fabricantes y vendedores
Flujos de control y flujos de datos (clasificacin de Flynn
1972)
Sistema de memoria

Flujos de control (propuesta de clasificacin de

arquitecturas con mltiples flujos de control)
Nivel del paralelismo aprovechado (propuesta de clasif.)

52 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Arquitecturas con DLP, ILP y TLP
(thread=flujo de control)
AC
Arq. con ILP Arq. con TLP
Arq. con DLP Arq. con TLP (Thread Level
(Instruction explcito y
(Data Level Parallelism) explcito y una
Level mltiples
Parallelism) instancia de SO
Parallelism) instancias SO
Tema 5 Tema 4 Temas 3, 5 IC.SCAP
Ejecutan las Ejecutan
Ejec. mltiples
operaciones de mltiples
Ejecutan mltiples flujos de flujos de
una instruccin instrucciones
control concurr. o en paralelo control en
concurr. o en concurr. o en
paralelo
paralelo paralelo
Cores que
Multi-
modifican la Multi-
procesadores:
arquit. escalar computadores:
ejecutan
Unidades Cores escalares segmentada, ejecutan
threads en
funcionales segmentados, superescalar o threads en
paralelo en un
vectoriales o superescalares VLIW/EPIC paralelo en un
computador
SIMD o VLIW/EPIC para ejecutar sistema con
con mltiples
threads mltiples
cores (incluye
concurr. o en computadores
multicores)
paralelo
53 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Contenidos
AC

Computacin paralela y computacin distribuida

Clasificaciones de arquitecturas y sistemas paralelos
Nota histrica

54 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega

 Nota histrica. DLP y ILP
AC
DLP (Data Level Parallelism) TEMA 5
Unidades funcionales (o de ejecucin) SIMD (o multimedia)
1989 (Intel i860). 1991 (motorola M88110). 1993 (repertorio MAX en HP PA :
PA7100LC). 1995 (repertorio VIS en Sun Sparc: Ultra I). 1997 (repertorio MMX en
Intel x86: Pentium MMX). 1999 (repertorio SSE en Intel x86: Pentium III; repertorio
Altivec en IBM Power: PowerPC 8000)
ILP (Instruction Level Parallelism) : TEMA 4
Procesadores/cores segmentados
1961 (IBM 7030). 1982 (chip Intel i286, Motorola 68020). 1986 (chip MIPS R2000).
1987 (chip AMD Am29000). 1988 (chip Sun Sparc)
Procesadores con mltiples unidades funcionales
1967 (IBM 360/91)
Procesadores/cores superescalares
1989 (chip Intel 960CA (3)). 1990: (chip IBM Power1 (4)). 1992: (chips DEC 21064
(2/4), HP PA 7100 (2/2), Sun SuperSparc (3/5))
Procesadores/cores VLIW
1990 (chip DSP Intel i860 (2)).1997 (chip DSP TMS320C6x (8)). 2001 (chip Intel
Itanium)
NOTA: Destacado en cursiva las primeras implementaciones y en color ms claro los chip de propsito especfico
55 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Nota histrica. TLP (Thread Level
Parallelism)
AC
TLP explcito con una instancia de SO: TEMA 3
Multithread grano fino (FGMT)
1975 (Denelcor HEP). 2005 (chip Sun UltraSPARC T1)
Multithread grano grueso (CGMT)
1990 (MIT Alewife). 2000 (chip IBM PowerPC RS64 IV (2)). 2006 (chip Intel Itanium
Montecito (2))
Multithread simultnea (SMT)
2002 (chip Intel Pentium 4/Xeon Hyper-Threading). 2004 (chip IBM Power5)
Multiprocesadores en un chip (CMP) o multicores
2001 (chip IBM Power4). 2004 (chip Sun UltraSPARC IV). 2006 (chip Intel Core Duo.
2008 (chip Intel Celeron Dual-core)
Multiprocesadores
1962 (Burroughs D825 - red barras cruzadas). 1966 (UNIVAC 1108 - red bus). 1985
(IBM RP3 - red multietapa). 1996 (SGI Origin 2000 -CC-NUMA, red
esttica+multietapa) .2006 (SGI Altix 4000)
TLP explcito con mltiples instancias del SO (multicomputadores) IC.SCAP
1985 (Intel iPSC1 - i286+red esttica con Ethernet) cualquier cluster
NOTA: Destacado en cursiva las primeras implementaciones y en color ms claro los chip de propsito especfico
56 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega
 Para ampliar
AC

Pginas Web:
Embedded Processors. 2010-14 Global Market Demand
Analysis. VDC Research Group.
http://www.vdcresearch.com/_Documents/proposal/pro-
attachment-2637.pdf
Artculos de Revistas:
Ranakrishna Rau, B.; Schlansker, M.S.: Embedded
Computer Architecture and Automation. IEEE Computer,
pp.75-82. Abril, 2001.

57 Tema 1. Arquitecturas paralelas: clasificacin y prestaciones M. Anguita, J. Ortega