ESCUELA POLITCNICA NACIONAL

DEPARTAMENTO DE ELECTRNICA TELECOMUNICACIONES Y REDES DE INFORMACIN

LABORATORIO DE SISTEMAS DIGITALES

INFORME DE:
SISTEMAS DIGITALES

PRCTICA N: 9

TTULO: CONTADORES
FECHA DE REALIZACIN: 2017 / 01/ 20

FECHA DE ENTREGA: 2017 / 01 / 27

REALIZADO POR: Laura Vizcano, Karen Pantoja

VIERNES/ 11-13h/ GR6

GRUPO:

OBSERVACIONES: ______________________________________________

Fecha de entrega: ______ / _____ / _____ f. __________________

Ao mes da Recibido por:

Sancin: ______________________________________________________

CALIFICACIN:

PERODO: OCTUBRE/2016 FEBRERO/2016

1. Explique las diferencias del diseo de contadores sincrnicos y asincrnicos.

Los contadores sncronos tienen un reloj interno, mientras que los asncronos no. Como
resultado, todos los flip-flops en un contador sncrono son accionados simultneamente
por un simple pulso de un reloj comn. En un contador asncrono, el primer flip-flop es
impulsado por un pulso desde un reloj externo y cada flip-flop sucesivo es impulsado
por la salida del flip-flop anterior en la secuencia.

2. Determine lo que hara para obtener una seal de reloj de 6 Hz, a partir de una
seal de reloj generada por un cristal de 12 MHz.
Para obtener una seal de 6Hz mediante una seal de alta frecuencia como es la de
12MHz se implementara divisores de frecuencia con contadores asincrnicos en
cascada de tal manera que el producto de los mdulos de dichos contadores sea de
2000000 para que

12 MHz
=6 Hz
20000000

Primero iran 6 bloques de contadores flip-flop J-K conectados de tal forma que
obtengamos de mdulo 10 cada bloque.
Cada bloque tendra cuatro flip flops J-K que mediante compuertas NAND se obtendra
un mdulo 10 al detectar los 1 del nmero 10 = 1010 que seran Q3 y Q1.
Y al final dos flip flop J-K que formaran un mdulo 2 y as se obtendra un mdulo
total de 10*10*10*10*10*10*2 = 2000000; obteniendo la seal de 6Hz.

3. Se desea disear un contador binario que haga cuentas pares o impares bajo el
control de una entrada U. Si U=0 la cuenta ser: 0,2,4,6 y si U=1 la cuenta ser:
1,3,5,7. Considerar que la entrada de control U slo puede cambiar mientras el
contador est en el estado ms elevado de la cuenta par o impar. El paso de la
cuenta impar a par (al ponerse U=0) se har decrementando en una unidad al
estado ms alto de la cuenta impar. Por el contrario el paso de la cuenta par a la
impar (al ponerse U=1) se har incrementando en una unidad el mximo estado
par. Utilizar Flip Flops J-K disparados por el flanco de bajada con entradas
asncronas activas a nivel bajo para la inicializacin. Presentar la simulacin del
circuito diseado en el paquete computacional Proteus.
 U6
7 13
A QA
1 12
U2:A 2
B QB
11

15

14
C QC
6 10
D QD
4 9

Q
BI/RBO QE
5 15
RBI QF
2 3 3 14
S R LT QG

12
4

9
CLK
74LS48
U5
K
J

1Y

2Y

3Y

4Y
74LS157
4

16
74LS76

1
A/B
1B

2B

3B

4B
1A

2A

3A

4A

E
2
3
5
6
11
10
14
13

1
15
U1:B
11

10
Q

7 8
S R U2:B

11

10
CLK

K
J

Q
9

12

74LS76 7 8
S R

CLK

K
J
9

12
74LS76

U1:A
15

14

U4:A
13

16

11

10
4
7

1
3
8
Q

U3 1 2
C0

B4
B3
B2
B1

A4
A3
A2
A1

2 3 74LS83
S R
74LS04
CLK

K
J

C4

S4
S3
S2
S1

1
4

16

74LS76
14

15
2
6
9
1
0

CONCLUSIONES:
Laura Vizcano
Los contadores asincrnicos son tiles para aplicaciones de baja frecuencia, no
es recomendable aplicaciones a alta frecuencia debido a la acumulacin de
retardos de tiempo de cada Flip-Flop.
Al momento de disear contadores asincrnicos con Flip-Flops J-K se debe
tomar en cuenta que J y K van a tener el valor 1L, caso contrario el circuito no
se comportara como un contador.
El diseo de estos contadores permite obtener dos clases de los mismos,
contadores ascendentes y contadores descendentes, o lo dos a la vez utilizando
un sistema de seleccin.
Karen Pantoja
La prctica no fue del todo exitosa, la implementacin del primer circuito no se
puedo realizar correctamente ya que las compuertas que compramos 74LS190
no funcionaban, se puedo haber cambiado las compuertas antes de desarmar
pero no se lo hizo.
Disear un contador ascendente resulta mucho ms sencillo puesto que basta con
truncar el contador en el nmero deseado esto se logra multiplicando las 1 del
nmero binario. Lo contrario para un contador descendente ay que implementar
la funcin que permita cambiar el orden del contador.
Disear un circuito sincrnico puede resultar un poco ms extenso ya que
implica un diagrama de estados, asignacin, tabla de verdad dependiendo del
tipo de flip-flop.

BIBLIOGRAFA
Novillo M., Carlos; Sistemas Digitales, EPN, Quito, Ecuador, 2003.