DIRECCIN ACADMICA

DIVISIN DE INGENIERA ELECTRNICA

NOMBRE DE LA ASIGNATURA
PRACTICA NO. 6

EL TRANSISTOR DE EFECTO DE CAMPO

GRUPO:
ALUMNOS:

FECHA: (DD)_____/(MM)______/(AAAA)_____

EQUIPO:

Ingeniera Electrnica

Fsica II

OBJETIVO GENERAL
Determinar el funcionamiento de un transistor de efecto de campo

OBJETIVOS PARTICULARES
Determinar la dependencia exponencial dada por la ley de
SHOCKLEY entre la corriente I0 y el voltaje VGS.
Determinar la curva de transferencia del transistor FET.
Comprobar el efecto de amplificacin

INTRODUCCIN:
Los transistores ms conocidos son los llamados bipolar (NPN y PNP),
llamados as porque la conduccin tiene lugar gracias al desplazamiento de
portadores de dos polaridades (huecos positivos y electrones negativos), y
son de gran utilidad en gran nmero de aplicaciones pero tienen ciertos
inconvenientes, entre los que se encuentra su impedancia de entrada bastante
baja. Existen unos dispositivos que eliminan este inconveniente en particular
y que pertenece a la familia de dispositivos en los que existe un solo tipo de
portador de cargas, y por tanto, son unipolares. Se llama transistor de efecto
campo. Un transistor de efecto campo (FET) tpico est formado por una
barrita de material P N, llamada canal, que rodeada en parte de su longitud
por un collar del otro tipo de material que forma con el canal una unin P-N.
En los extremos del canal se hacen sendas conexiones hmicas llamadas
respectivamente sumidero (d-drain) y fuente (s-source), ms una conexin
llamada puerta (g-gate) en el collar figura 1.

Figura 1. Estructura del transistor FET

[Escriba texto]

Ingeniera Electrnica

Fsica II

Figura 2. Disposicin de las polarizaciones para un FET de canal N.

La figura 2, se muestra un esquema que ayudar a comprender el
funcionamiento de un FET. En este caso se ha supuesto que el canal es de
material de tipo N.
La puerta est polarizada negativamente respecto a la fuente, por lo que la
unin P-N entre ellas se encuentra polarizada inversamente y existe (se crea)
una capa desierta. Si el material de la puerta est ms dopado que el del
canal, la mayor parte de la capa estar formada por el canal. Si al tensin de
la puerta es cero, y Vds = 0, las capas desiertas profundizan poco en el canal
y son uniformes a todo lo largo de la unin. Si Vds se hace positiva (Vgs
sigue siendo cero) por el canal circular una corriente entre sumidero y
fuente, que har que la polarizacin inversa de la unin no sea uniforme en
toda su longitud y, en consecuencia, en la parte ms prxima al sumidero,
que es la ms polarizada, la capa desierta penetrar ms hacia el interior del
canal. Para valores pequeos de Vds, la corriente de sumidero es una funcin
casi lineal de la tensin, ya que la penetracin de la capa desierta hacia el
interior del canal no vara substancialmente de su valor inicial. Sin embargo,
a medida que aumenta la tensin aumenta tambin la polarizacin inversa, la
capa desierta profundiza en el canal y la conductancia de ste disminuye. El
ritmo de incremento de corriente resulta, en consecuencia, menor y llega un
momento en que el canal se ha hecho tan estrecho en las proximidades del
sumidero que un incremento de Vds apenas tiene efecto sobre la corriente de
sumidero. Entonces se dice que el transistor est trabajando en la zona de
[Escriba texto]

Ingeniera Electrnica

Fsica II

estriccin (pinch-off), llamndose tensin de estriccin Vp a la del punto de

transicin entre el comportamiento casi lineal y el casi saturado.

Figura 3. Zonas de funcionamiento del JFET

Si a la puerta se le aplica una polarizacin negativa estacionaria, la capa
desierta penetra ms en el interior que con la polarizacin nula; por tanto,
para pasar a la zona de estriccin se necesita menos tensin de sumidero. El
aumentar la polarizacin negativa permite tener la transicin a la zona de
estriccin a corrientes de sumidero an inferiores figura 3. El funcionamiento
del FET se basa en la capacidad de control de la conductancia del canal por
parte de la tensin de puerta y, como la unin puerta-canal se encuentra
siempre polarizada inversamente, el FET es por esencia un elemento de alta
impedancia de entrada.

MATERIAL Y EQUIPOS EMPLEADOS

1 Generador de funciones
1 Osciloscopio.
3 puntas para osciloscopio.
1 Fuente de voltaje variable.
[Escriba texto]

Ingeniera Electrnica

Fsica II

6 Transistores 2N5457, 2N5458 2N5484.

Resistencias de 12 K, 27 1/2watt.
3 Bateras de 1.5 V.
1 Portapilas.
Tablilla de experimentacin (Protoboard).
Multimetro Digital.
1 Juego de alambre para conexin.

DESARROLLO EXPERIMENTAL
EXPERIMENTO 1 POLARIZACIN DEL TRANSISTOR I.
a) Construya el circuito que se muestra en la figura 4. Figura. 1

b) Conecte la terminal G a tierra.

c) Ajuste la fuente de alimentacin a su valor mnimo, incremente el
voltaje de entrada en intervalos de 0.5 Volts, hasta alcanzar 5 Volts,
posteriormente, vari el incremento a intervalos de 2 Volts hasta
alcanzar 15 Volts.
[Escriba texto]

Ingeniera Electrnica

Fsica II

d) Con el Multmetro mida el valor de lDSS, para cada uno de los

incrementos.
e) Trazar la curva experimental de transferencia del FET con estos
valores.
f) Determine el voltaje de estrechamiento VP utilizando la curva de
transferencia del FET.

[Escriba texto]

Ingeniera Electrnica

Fsica II

EXPERIMENTO 2. POLARIZACIN DEL TRANSISTOR II.

a) Construya el circuito que se muestra en la figura 5.
b) Ajuste las fuentes VDD y VGG a 0 volts.
c) Partiendo de cero volts, ajuste la fuente VGG hasta obtener un valor
de - 0.25 volts en las terminales G y S (VGS = -- 0.25 volts).
d) Partiendo de cero volts, ajuste la fuente VDD hasta obtener valores de
VDS de 0 a 15 Volts en intervalos de tres volts cada uno.
e) Medir la corriente lD para cada incremento de VDS.
f) Calcular tericamente la corriente ID y el voltaje VDS.
g) Obtener el porcentaje de error.

Figura 5.
h) Partiendo de cero volts, ajuste la fuente VGG hasta obtener un valor
de - 0.5 volts en las terminales G y S (VGS = -- 0.5 volts).
i) Repita los incisos anteriores hasta obtener el porcentaje de error.
j) Localizar el punto Q de trabajo en la grfica de transferencia.

[Escriba texto]

Ingeniera Electrnica

Fsica II

EXPERIMENTO 3 AMPLIFICADOR DE JFET

a) Construya el circuito que se muestran en la figura 3.

b) Con el osciloscopio observe la forma de onda y mida el voltaje de

salida V0 (t).
c) Calcular el valor terico de V0 (t) utilizando el equivalente del FET.
d) Compare la seal de salida en las terminales A y B, con respecto a la
seal de entrada de la fuente, anote los cambios observados en fase y
amplitud.
e) Grafique la seal de salida con respecto a la seal de entrada.
f) Obtenga el porcentaje de error.

[Escriba texto]

Ingeniera Electrnica

Fsica II

ANALISIS DEL EXPERIMENTO

Anexar el anlisis terico del experimento, indique bajo que ecuaciones se
relaciona el resultado experimental.
CUESTIONARIO
1. Explique la diferencia entre un transistor BJT y un transistor FET.
2. Indique los elementos que determinan el punto de trabajo en un
transistor FET.
3. Enuncie tres ejemplos de aplicacin para transistores FET.
4. Explique la operacin del FET en las zonas de corte y saturacin en las
curvas de caractersticas.
5. Explique porqu un FET tiene alta impedancia de entrada.
6. Enuncie los tipos de FET que conoce.
7. Describa la ecuacin de SHOCKLEY.
8. Cules son las ventajas que presenta el FET con respecto a un BJT.
9. Explique cul es el efecto que tiene la carga esttica en el FET.
10.Explique cmo opera el FET en la regin de agotamiento.

[Escriba texto]