Laboratorio de Circuitos Electrnicos II

PRCTICA No. 3
RESPUESTA EN FRECUENCIA DE
UN PAR CASCODO NMOS
OBJETIVO
Al trmino de la sesin, el alumno ser capaz de:
1. Disear la polarizacin de un amplificador
fuente comn y un par cascodo con base en
transistores NMOS.
2. Trazar y comparar las respuestas en
frecuencia de la ganancia de un amplificador
NMOS fuente comn y de un par cascodo
NMOS.
3. Valorar la respuesta en frecuencia de la
ganancia de un par cascodo NMOS con
respecto a la de un amplificador fuente comn
NMOS.

CONCEPTOS RELACIONADOS

PREPARACIN
Esta parte de la prctica ha de realizarse en
equipo.

1. Leer, detalladamente, el enunciado de esta

prctica.
2. Obtener, oportunamente, los componentes,
materiales y herramientas necesarios para
desarrollar la parte experimental de esta
prctica.
3. Estudiar los conceptos relacionados con la
prctica en la referencia citada al final del
enunciado.
Puede Ud. aportar el libro de consulta el da de la
sesin.
El simulador para esta prctica ser
invariablemente el LTSPice IV de Linear
Technology (www.linear.com).

Tiempo permitido: 1 sesin (3 horas). La

prctica ha de realizarse completamente al final de
la sesin.

Amplificador NMOS fuente comn.

Par cascodo NMOS.
Ganancia en CD.
Respuesta en frecuencia de la ganancia de un
amplificador.
Ancho de banda.

Prof. Raymundo Barrales Guadarrama

Pgina 1 de 6

INTRODUCCIN
La configuracin par cascodo es mejor
entendida si se mira como la conexin directa
entre un transistor NMOS en configuracin gate
comn (GC) en serie con un transistor NMOS en
configuracin fuente o source comn (SC)
como se muestra en la figura 3-1.

El xito del uso de amplificadores de seal

especializados, tal como el amplificador
operacional, en aplicaciones de alta velocidad
(high-speed), se debe a la ampliacin de su ancho
de banda por medios tecnolgicos. La aplicacin
del Teorema de Miller a un par cascodo SC-GC
demuestra que esta configuracin posee un ancho
de banda mayor que la simple configuracin SC.
Por lo tanto, es de inters utilizar esta
configuracin en aplicaciones de alta velocidad.
El propsito de esta prctica consiste en
comprobar experimentalmente las caractersticas
funcionales que hacen interesante el uso del par
cascodo en aplicaciones de acoplamiento directo
de circuitos electrnicos. Los experimentos
permitirn obtener experiencia en la obtencin de
la respuesta en frecuencia de la ganancia de una
etapa amplificadora y el anlisis comparativo de
sistemas en el dominio de la frecuencia. Se espera
tambin que el alumno aumente su comprensin
del diseo y la construccin de configuraciones
prcticas con transistores MOS.

EXPERIMENTACIN
Figura 3-1. Circuito elctrico de un par cascodo NMOS.
M1 funciona como una etapa SC y M2 como una etapa
GC.

Esta configuracin se utiliza para los propsitos

especficos de aumentar la ganancia en CD o
ampliar el ancho de banda de un amplificador de
pequea seal.
Los amplificadores MOS multi-etapa aumentan
su ganancia en CD cuando son diseados con
pares cascodo, donde se hace un acoplamiento
directo entre una etapa SC y una etapa GC. La alta
impedancia de la etapa GC es la responsable del
aumento en la ganancia.

Prof. Raymundo Barrales Guadarrama

Equipo y herramientas requeridos:

CANT.

DESCRIPCIN

Fuente de voltaje variable con dos salidas y

salida de 5 V + 3 puntas de conexin
Multmetro digital de gamas automticas (autorango) + 1 punta de prueba
Osciloscopio + 2 sondas atenuadas
Generador de funciones + 1 punta de conexin
Pinzas de punta
Pinzas de corte
Tablilla para experimentos protoboard
Memoria FLASH o USB

1
1
1
1
1
1
1

Pgina 2 de 6

Material requerido:
CANT.
DESCRIPCIN
2
CD4007UB
1
Resistor 1 M, 5%, W
1
Trimpot vertical, 20 vueltas, 20 k (# parte AG:
3299W-1-203)
2
Capacitor electroltico 10 F/16 o 25 V
-Alambre 22AWG varios colores
4
Pares
de
puntas
banana/caimn

banana/ganchillo de 40 cm de largo
1
Hoja de datos CI CD4007UB

1. Presentacin del CI CD4007UB

El CI CD4007UB contiene tres transistores
NMOS y tres transistores PMOS de
enriquecimiento. Los transistores se pueden
conectar a travs de las patitas del CI, lo que
permite la construccin de diferentes circuitos
bsicos utilizados en el diseo de sistemas
electrnicos. La figura 3-2 muestra el modo de
conexin del CI y la figura 3-3 muestra las
interconexiones entre los distintos transistores.
La entrada y salida de cada transistor est
protegida contra descargas electrostticas, segn
se muestra en la figura 1 de la hoja de datos del
componente. De cualquier manera, procure no
tocar con los dedos el componente en la medida
de lo posible. Consulte la hoja de datos del
componente para obtener informaciones tcnicas
ms detalladas.

Figura 3-2. Esquema que muestra el modo de conexin del CI

CD4007UB.

Figura 3-3. Esquema elctrico del arreglo de transistores en el

CD4007UB.

Trabajo solicitado
2. Estudio en el dominio de la frecuencia de
una etapa CS NMOS
A fin de comprender la ventaja que ofrece un par
cascodo NMOS en el dominio de la frecuencia, se
la comparar con la respuesta correspondiente de
una etapa CS.

Prof. Raymundo Barrales Guadarrama

Pgina 3 de 6

Polarizacin de una etapa CS construida con el

CI CD4007.
2.1 Utilizar el CI CD4007 para construir el
amplificador CS que se muestra en la figura
3-4. Los componentes se han de montar sobre
una tablilla de experimentos (protoboard).
El voltaje VBIAS y VDD se generan con la fuente
de alimentacin. Utilizar la fuente fija de 5 V
para VDD.

20log(VDS/VGS) = ______________
2.4 Medicin de IBIAS. Una vez ajustada la
ganancia en CD:
2.4.1
2.4.2

2.4.3

2.4.4

apagar las fuentes de polarizacin, no

cambiar su ajuste!,
medir el valor de Rbias, cuidando de no
desajustar el trimpot cuando se extraiga de
la tablilla,
reinstalar el trimpot, encender las fuentes
de polarizacin y medir el voltaje a travs
de Rbias,
obtener, por aplicacin de la Ley de Ohm,
el valor de IBIAS.
IBIAS = __________________

Obtencin de la respuesta en frecuencia de la

etapa CS.
2.5 Con ayuda del generador de funciones,
generar un voltaje vin(t) = 50sen(2000t)
mV. Este voltaje se ha de comprobar al
medirlo y visualizarlo en el osciloscopio.

Figura 3-4. Esquema elctrico de la etapa CS del primer

experimento.

2.2 Polarizacin. El trimpot Rbias ha de variarse

para obtener una ganancia en CD
comprendida entre 5 dB y 10 dB, es decir,
= 20 ( )
( )
[5 , 10 ].

2.6 Aplicar el voltaje vin al montaje del circuito de

la figura 3-4. Registrar la imagen de los
oscilogramas correspondientes a vin y vo para
una frecuencia de 10 kHz de la seal de
entrada vin.
2.7 Registrar en una tabla los valores de la
ganancia vo/vin (en dB!) correspondientes a
los valores de frecuencia comprendidos entre
10 Hz y 10 MHz.

2.3 Comprobacin. Medir los voltajes de CD VDS

y VGS y comprobar que la ganancia de CD
cumple con la especificacin del punto
anterior.
VDS = ________________________

VGS = ________________________

Prof. Raymundo Barrales Guadarrama

Pgina 4 de 6

Tenga en cuenta las siguientes recomendaciones

cuando se disponga a realizar esta medicin:

3. Estudio en el dominio de la frecuencia de

un par cascodo NMOS

Polarizacin de un par cascodo

construido con el CI CD4007.

Conforme se vare la frecuencia de la seal de

entrada vin, vigilar que el valor pico Vin(p) o el
valor pico-pico Vin(pp) se mantenga constante.

Conviene medir los valores pico-pico de vo y

vin en caso de no tener seales bien simtricas
o con un offset aadido.

Aplicar el mtodo rpido [2] de medicin de

la ganancia a lo largo de las dcadas
logartmicas de variacin de la frecuencia.

2.8 Trazar la curva de la respuesta en frecuencia

de la ganancia del amplificador CS sobre una
hoja de papel semilogartmico (se recomienda
el uso del paquete LOGPAPER para generar
la hoja de papel semilogartmico con el
nmero de ciclos necesarios).

NMOS

3.1 Utilizar el CI CD4007 para construir el par

cascodo NMOS que se muestra en la figura 35. Los componentes se han de montar sobre
una tablilla de experimentos (protoboard).

El voltaje VBIAS, VBIAS2 y VDD se generan

con la fuente de alimentacin. Utilizar la
fuente fija de 5 V para VDD.
Rbias corresponde al trimpot ajustado del
inciso 2.2, manipularlo con cuidado!

2.9 Comportamiento del amplificador CS con

carga. Apagar las fuentes de polarizacin.
Ajustar la seal vin del generador de funciones
como en el punto 2.5, pero con una frecuencia
de 10 kHz.
2.10
Conectar un resistor de 10 k como carga
a la salida del amplificador CS.
2.11

Medir los siguientes parmetros:

Vipp = ______________________

Vopp = ________________ con carga.

Prof. Raymundo Barrales Guadarrama

Figura 3-5. Esquema elctrico del par cascodo NMOS del

segundo experimento.

3.2 Ajustar VBIAS2 de manera a tener la misma

corriente IBIAS del inciso 2.4.4 en M3, como se
muestra en la figura 3-5. Comprobar que se
tenga el valor adecuado de IBIAS.
IBIAS = __________________

Pgina 5 de 6

3.3 Medir los voltajes de CD VDS3 y VGS1 y

calcular la ganancia de CD del par cascodo.
VDS3 = ________________________

3.9 Conectar un resistor de 10 k como carga a la

salida del par cascodo NMOS.
3.10

Medir los siguientes parmetros:

Vipp = ______________________

VGS1 = ________________________
Vopp = _________________ con carga.
AC(dB)CD = 20log(VDS3/VGS1) = ______________
Obtencin de la respuesta en frecuencia del par
cascodo NMOS.
3.4 Con ayuda del generador de funciones,
generar un voltaje vin(t) = 50sen(2000t)
mV. Este voltaje se ha de comprobar al
medirlo y visualizarlo en el osciloscopio.
3.5 Aplicar el voltaje vin al montaje del circuito de
la figura 3-5. Registrar la imagen de los
oscilogramas correspondientes a vin y vo para
una frecuencia de 10 kHz de la seal de
entrada vin.

REFERENCIAS
[1] A. S. Sedra, K. C. Smith, Circuitos
microelectrnicos, McGraw-Hill, Mxico,
2006. Secciones 6.8.1 y 6.8.2.
[2] Reyes Ayala, N., Barrales Guadarrama, R.,
Vzquez Cern, E. R., Rodrguez Rodrguez,
M. E., Barrales Guadarrama, V. R. (2016).
Laboratorio de circuitos electrnicos I.
Bogot, Colombia: ediciones de la U. p. 23.

3.6 Registrar en una tabla los valores de la

ganancia vo/vin (en dB!) correspondientes a
los valores de frecuencia comprendidos entre
10 Hz y 10 MHz. Considerar las
recomendaciones indicadas en el inciso 2.7 en
esta medicin.
3.7 Trazar la curva de la respuesta en frecuencia
de la ganancia del par cascodo NMOS sobre
una hoja de papel semilogartmico (se
recomienda el uso del paquete LOGPAPER
para generar la hoja de papel semilogartmico
con el nmero de ciclos necesarios).
3.8 Comportamiento del par cascodo NMOS con
carga. Apagar las fuentes de polarizacin.
Ajustar la seal vin del generador de funciones
como en el punto 3.4, pero con una frecuencia
de 10 kHz.

Prof. Raymundo Barrales Guadarrama

Pgina 6 de 6