92

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS

LOGIQUE SEQUENTIELLE
LES COMPTEURS BINAIRES

Ralisons le circuit ci-dessous dans lequel trois bascules JK sont montes en cascade

Chaque sortie Q fournit lhorloge de la bascule suivante :

Examinons le chronogramme dun tel montage, tous les J et K sont 1 donc chaque bascule
doit changer dtat chaque front de descente de son horloge

Chaque bascule se comporte en diviseur de frquence par 2

Nous avons suppos ltat de toutes les sorties Q 0 au dpart, lissue du premier pulse
dhorloge Q1 passe 1 Q2 et Q3 restent 0, aprs la deuxime Q1=0 Q2=1 Q3reste 0 etc
rsumons ltat des sorties dans le tableau ci-dessous
Nb pulse

Q3

Q2

Q1

Nous voyons qu' lissue de la 3me impulsion les sorties affichent 011, lissue de la 4me 100,
aprs la 5me 101 etc le circuit se comporte en compteur dimpulsion Q1 donnant le bit de poids
faible, Q3 le poids fort. A lissue de la 8me impulsion toutes les bascules retombent 0, on dit que le
compteur recycle

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS

LOGIQUE SEQUENTIELLE

93

Introduisons un peu de technologie, les circuits sont de plus en plus rapides mais cependant,
chaque bascule a un temps de rponse et si le front de descente de lhorloge commande le
changement dtat de la bascule, celui-ci seffectue avec un temps de retard appel temps de
propagation ( tdp). Dans ces conditions examinons un nouveau circuit et son chronogramme :

Toutes les sorties et lhorloge F0 sont appliques dans une porte NOR qui fournit du 1 en S
lorsque toutes ses entres sont 0 dtectant ainsi le recyclage du compteur.

On peut voir par exemple qu' lissue de la 2me impulsion il faut attendre deux temps de
propagation (t) pour voir le compteur afficher 010, le nombre 4 (100) saffiche avec 3 t de retard et la
porte NOR reoit sa commande avec 3tdp de retard et fournit une impulsion raccourcie avec 4 tdp de
retard. Si les tdp sont notables par rapport la priode de lhorloge, on pourrait voir le signal de
recyclage sortir durant la 9me impulsion ce qui est rdhibitoire
Le compteur ci-dessus est un compteur asynchrone modulo 8
Compteurs synchrones
Pour raliser un compteur synchrone, il faut que toutes les bascules soient commandes par
le mme signal dhorloge. Cest laide des entres J et K que nous allons commander les bascules.
Le schma doit prendre la forme ci-dessous

94

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS

LOGIQUE SEQUENTIELLE

Le problme consiste trouver les quations qui doivent rgir les entres J et K. Pour
ce faire, nous allons utiliser la table de vrit destine la conception
QN

QN+1

JN

KN

Nous allons dresser un tableau de lvolution des sorties de notre compteur et nous
poser la question suivante :
Comment positionner les entres J et K lorsque les trois sorties sont 000 pour quelles
passent 001sous leffet dun pulse dhorloge.
Puis :
Comment positionner les entres J et K lorsque les trois sorties sont 001 pour quelles
passent 010 sous leffet dun pulse dhorloge.

Q3

Q2

Q1

J3

K3

J2

K2

J1

K1

Lquation de J1 et de K1 est simple puisque les cases ne contiennent que des 1 et des x, les
x peuvent tre remplacs par des 1 ou des 0 volont, bien entendu nous les remplacerons par des 1
et J1 = K1 = 1
Tableaux de Karnaugh pour les quations de J2 et K2
J2

K2
Q3Q2
Q1

00

01

11

10

Q3Q2
Q1

00

01

11

10

Nous tirons de ces tableaux

J 2 = K 2 = Q1

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS

LOGIQUE SEQUENTIELLE

95

Tableaux de Karnaugh pour les quations de J3 et K3

J3

K3
Q3Q2
Q1

00

01

11

10

Q3Q2
Q1

00

01

11

10

Nous tirons de ces tableaux

J2 = K2 = Q2Q1
Nous obtenons le schma ci-dessous :
Compteur synchrone modulo 8

De mme si nous voulions faire un compteur 4 bits, lquation de J4 et de K4 serait Q1Q2Q3

Compteur synchrone avec inhibition
Une entre dinhibition permet de valider le fonctionnement du compteur un moment donn
pendant une dure donne. Nous savons comment bloquer le fonctionnement des bascules JK sans
pour cela les remettre 0, il suffit de placer un 0 sur les entres J et K

96

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS

LOGIQUE SEQUENTIELLE
Compteur synchrone cascadable

On appelle un circuit cascadable - terme un peu barbare-, un circuit qui peut sassocier
avec dautres circuits identiques permettant daugmenter ses capacits sans perdre de ses qualits.
Le compteur modulo huit ci dessus pourra sassocier dautres en conservant ses proprits si ces
deux circuits sont pilots par la mme horloge et si la premire bascule reoit sur J et K lquation
prvue Q1Q2Q3 et la suivante Q1Q2Q3Q4 etc
Pour permettre une mise en cascade sans lapport de composants externes il faudra le prvoir
ds sa conception

Dcompteur synchrone
Il peut tre intressant de raliser un dcodeur, cest dire un circuit voluant de 0 puis 7, 6,
5, et ainsi de suite

Q3

Q2

Q1

J3

K3

J2

K2

J1

K1

Nous en tirons J1 = K1 = 1
Tableaux de Karnaugh pour les quations de J2 et K2
J2

K2
Q3Q2
Q1

00

01

11

10

Q3Q2
Q1

00

01

11

10

Nous tirons de ces tableaux

J 2 = K 2 = Q1

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS

LOGIQUE SEQUENTIELLE
QUENTIELLE

97

Tableaux de Karnaugh pour les quations de J3 et K3

J3

K3
Q3Q2
Q1

00

01

11

10

Q3Q2
Q1

00

01

11

10

Nous tirons de ces tableaux

J2 = K2 = Q2Q1
Nous voyons que les quations des entres J et K des bascules sont identiques pour J1 et K1
et pour les autres, il suffit dintroduire les variables complmentes pour passer de compteur
dcompteur. Do le schma ci-dessous :

Exercices :
Exercice 1 :
Raliser un compteur modulo 10

Q4

Q3

Q2

Q1

J3

K3

J2

K2

J1

K1

98

DU BINAIRE AU MICROPROCESSEUR - D ANGELIS

LOGIQUE SEQUENTIELLE
Exercice 2 :
Rendre le compteur prcdent cascadable
Exercice 3

Deux compteurs tudis dans les exercices 1 et 2 sont monts en cascade, quelle est la
capacit maximale de cet ensemble
Exercice 4
Montrez que ces deux compteurs ralisent la mme fonction