Professional Documents
Culture Documents
ENGENHARIA ELTRICA
SEMESTRE
Disciplina:
NOME:
RA:
2015
Instituio
CURSO DE GRADUAO
ENGENHARIA ELTRICA
SEMESTRE
Disciplina:
Trabalho
desenvolvido
para
a
disciplina eletrnica II, apresentado
ao Prof xxxxxx.
2015
Instituio
INDICE
INDICE.................................................................................................................... 3
1. Introduo.......................................................................................................... 4
2.Transistores de efeito de campo..........................................................................5
1. Introduo
Observao
O JFET e o IGFET podem ser produzidos na forma complementar do mesmo modo
que os transistores. Para caracteriz-los faz-se referncia ao canal, que pode ser P
ou N.
Quando os dois materiais so unidos, forma-se uma regio de depleo (como nos
diodos). Essa regio maior dentro do canal, pois o material do canal menos
dopado.
A regio do bloco eletricamente ligada entre si e uma pelcula de material isolante
(xido de silcio) depositada sobre ele. Nessa camada de xido de silcio so
deixadas trs janelas a fim de que sejam formados os contatos hmicos nas regies
N e P.
Uma das extremidades do canal chamada de fonte (em ingls "source"),
designada pela letra S. A outra extremidade do canal chamada de dreno (em
ingls "drain") e designada pela letra D.
Existem alguns FETs que apresentam duas portas, representadas por G1 e G2.
Funcionamento
Para compreender como o JFET opera, observe a representao esquemtica do
componente mostrada a seguir.
Observao
A corrente da porta ser desprezvel, uma vez que temos apenas uma juno PN
inversamente polarizada e, portanto, alta impedncia de entrada.
Se VSG continuar a aumentar, a camada de depleo ocupar todo o canal, que
ento anulado. Este ponto chamado de pinch-off ou pinamento.
Observe que quando VSG igual a Vp, GSD igual a 0. Isso quer dizer que o canal
apresenta resistncia infinita.
10
11
Regio hmica
Agora deixaremos VSG = 0 e estudaremos o efeito de V SD sobre ID (corrente de
dreno).
13
Saturao
Continuando com o aumento de VSD, a corrente do dreno e a queda de tenso
interna tambm aumentam. A polarizao inversa da porta, imposta pela queda de
tenso do canal aumenta a camada de depleo at que a condio de pinamento
(pinch-off) seja atingida.
14
15
Observao
16
O substrato serve como base de montagem para o FET e pode ser usado em
algumas aplicaes especiais. Um quarto terminal ligado ao substrato pode ser
usado como outra porta.
17
18
Funcionamento
O princpio de funcionamento do MOS-FET o mesmo do J-FET. Quando o terminal
de porta no tem polarizao, o movimento de portadores livre no canal,
propiciando o aparecimento de uma corrente entre fonte-dreno.
19
A aplicao de uma tenso positiva porta do MOS-FET tipo P (negativa no MOSFET N) provoca o aparecimento de uma regio de depleo no canal que reduz a sua
rea til, reduzindo a corrente IDS.
20
Nos FETs de porta isolada no ocorre este problema porque o terminal porta
isolado do canal, independentemente da polaridade dos terminais.
Nos MOS-FETs depleo tipo P, a aplicao de um potencial negativo porta
provoca uma aumento de corrente IDS, pois o efeito da porta se soma ao de potencial
negativo do dreno.
21
Funcionamento
Para facilitar a compreenso do funcionamento desse tipo de FET, vamos comparar
esse componente a um capacitor no qual a porta seria uma das placas, o xido de
silcio o isolante e o canal, a outra placa.
Se a placa/porta for polarizada com tenso negativa, haver um enriquecimento do
canal e nele ser induzida uma carga positiva (como no capacitor). Esta carga
22
23