EPUSP PCS 2011/2305/2355 Laboratrio Digital

Caracterizao de Portas Lgicas

Verso 2014

RESUMO
Esta experincia tem como objetivo um estudo dos elementos bsicos do nosso universo de trabalho, ou
seja, as portas lgicas. Para isto sero efetuados estudos para determinar algumas caractersticas
eltricas destes componentes, como a curva de transferncia de tenso, e caractersticas temporais,
como os atrasos de propagao. Sero estudados dispositivos TTL e CMOS.

OBJETIVOS
Aps a concluso desta experincia, os seguintes tpicos devem ser conhecidos pelos alunos:

Circuito digital como um componente real que usa eletrnica digital;

Caractersticas da curva de transferncia de tenso de circuitos integrados de famlias diferentes;
Medida de parmetros de tenso (VIL, VIH, VOL, VOH) e de tempos de propagao (tPLH, tPHL);
Comparao entre circuitos integrados CMOS e TTL.

1. INTRODUO
1.1. Portas Lgicas e Circuitos Integrados Digitais
As funes lgicas podem ser implementadas de maneiras diversas, sendo que no passado, circuitos com
rels e vlvulas a vcuo foram utilizados na execuo destas funes. Atualmente, circuitos integrados
(CIs) digitais funcionam como portas lgicas. Esses CIs contm circuitos formados por resistores, diodos
e transistores miniaturizados, diferenciando-se dos circuitos integrados ditos analgicos pelo fato de que
nos digitais os transistores s possuem dois modos estveis de operao (corte e saturao), ficando
muito pouco tempo nas regies de transio. Dizemos, idealmente, que os transistores operam como
chaves.
Um tipo popular de CI digital ilustrado na Figura 1.1. Este modelo de invlucro denominado
encapsulamento em linha dupla (dual-in-line package - DIP) pelos fabricantes de CIs. Este CI particular
seria ento chamado circuito integrado DIP de 14 terminais (ou 14 pinos). O mesmo CI , em geral,
oferecido comercialmente em vrios tipos de empacotamento, cada um mais adequado a um tipo de
montagem mecnica ou ambiente de utilizao, a critrio do projetista que o utiliza. Alm disso, cada
empacotamento possui determinadas caractersticas com relao dissipao de calor.

Figura 1.1 - Circuito integrado DIP de 14 terminais (fonte: Wakerly).

Os fabricantes de CIs fornecem diagramas de pinos similares ao mostrado na Figura 1.2 - neste caso
para um CI 7400. Note que este circuito integrado contm quatro portas NAND de 2 entradas cada uma
e , portanto, chamado de porta NAND qudrupla de 2 entradas. A Figura 1.2 mostra os terminais de CI
numerados de 1 a 14 no sentido anti-horrio (visto pelo lado de cima) a partir do entalhe. As conexes
de alimentao do CI so os terminais GND (pino 7) e VCC (pino 14). Todos os outros pinos so as
entradas e sadas das quatro portas NAND.
O CI 7400 parte de uma famlia de dispositivos, representando um dentre os muitos dispositivos da
famlia transistor-transistor-logic (TTL). Dispositivos de outras famlias lgicas, como o CMOS
(complementary metal-oxide-semiconductor), esto disponveis e que apresentam a mesma
funcionalidade (p.ex. 74HC00). Os dispositivos TTL foram dispositivos lgicos largamente utilizados,
contudo, atualmente, eles ainda so muito usados para fins didticos e os dispositivos CMOS passaram a
ser mais empregados em projetos de circuitos digitais. H vrios fabricantes de circuitos integrados TTL e
estes publicam, em forma de manuais (datasheets), as caractersticas funcionais e eltricas desses
componentes.

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Figura 1.2 - Diagrama dos terminais de um CI 7400 visto por cima.

1.2. Parmetros Eltricos Estticos da Famlia TTL

Os circuitos TTL da srie 74 foram projetados para operar com tenso de alimentao Vcc = 5,00V 5%,
numa faixa de temperatura de 0oC a 70oC. Para Vcc = 5,00 V, a 25o C, cada porta TTL da srie 74
consome, em mdia, 10mW. Todos os parmetros apresentados a seguir so garantidos pelos fabricantes
dos circuitos integrados da srie 74, se as limitaes acima mencionadas forem obedecidas.
Uma caracterstica eltrica de um componente digital dada pela sua curva de transferncia de tenso
(Sedra e Smith, 2000). Esta caracterstica caracterizado por um grfico tenso da sada tenso de
entrada. A figura 1.3 apresenta um exemplo de uma curva de transferncia de um inversor ideal. Repare
que por se tratar de um componente real, a tenso de sada apresenta valores V OL e VOH para os nveis
lgicos baixo e alto, respectivamente.

Figura 1.3 Curva caracterstica de transferncia de tenso de um inversor ideal.

A figura 1.4 apresenta a caracterstica de transferncia de tenso de uma porta TTL inversora tpica. Para
tenses de entrada inferiores a Vb a sada apresenta uma tenso de sada constante igual a 4 V (nvel
lgico UM). A partir de Vb, a sada comea a apresentar uma queda de tenso. Quando a tenso de
entrada atinge Vx, a queda se torna mais acentuada, chegando a um nvel mnimo em V a. A partir deste
valor, a sada permanece constante (nvel lgico ZERO).
Os valores de tenso do grfico de caracterstica de tenso da figura 1.4 so, aproximadamente, os
seguintes (estes valores podem variar de dispositivo para dispositivo):

Vb 0,7 V

Vx 1,0 V

Va 1,3V

Nvel "UM" 4,0 V

Nvel "ZERO" 0,3 V

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Figura 1.4 Caracterstica de transferncia tpica de uma porta TTL inversora.

Os nveis de tenso garantidos pelos fabricantes e que realmente mostram a compatibilidade entre os
membros da famlia so apresentados na Tabela I.
Tabela I - Nveis de tenso para uma porta TTL.
PARMETRO

DESCRIO

VALOR

VIL

Mxima tenso na entrada reconhecida como nvel ZERO

0,8V

VIH

Mnima tenso na entrada reconhecida como nvel UM

2,0V

VOL

Mxima tenso fornecida na sada em nvel ZERO

0,4V

VOH

Mnima tenso fornecida na sada em nvel UM

2,4V

Analisando-se os valores de tenso constantes da Tabela I, pode-se concluir que os circuitos TTL
admitem, no pior caso, uma margem de rudo CC de 0,4V. Assim sendo, no pior caso, ao nvel ZERO
fornecido por uma sada TTL pode-se somar um rudo de amplitude +0,4V, que o sinal resultante ainda
reconhecido corretamente por uma entrada TTL; no nvel UM fornecido por uma sada TTL, pode-se
somar um rudo de amplitude -0,4V, que o sinal resultante ainda se encontra dentro das especificaes
de entrada para nvel UM. Para valores de tenso compreendidos entre 0,8V e 2,0V, nada se garante com
relao aos nveis lgicos. A figura 1.5 resume estas consideraes.

V OHMin

2,4
2,0

V IHMin

Nveis
Lgicos

V ILMax

0,8
0,4

VOLMax
4,75

5,00

5,25

Tenso de Alimentao

Figura 1.5 - Margens do rudo e de incerteza (TTL srie 74).

Alm da compatibilidade entre os nveis de tenso requeridos pelas entradas e fornecidos pelas sadas,
tambm necessrio examinar os valores das correntes absorvidas e fornecidas pelas entradas e sadas
dos circuitos integrados, tanto em nvel UM como em nvel ZERO. Para tanto considere o circuito de uma
porta lgica inversora TTL, apresentado na figura 6. Para analisar o circuito, notar que os transistores
apresentados trabalham somente nas regies de corte e saturao e os valores de corrente contidos na
Tabela II seguem a seguinte conveno:

Corrente absorvida pela porta: positiva;

Corrente fornecida pela porta: negativa.

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Tabela II - Nveis de corrente (TTL srie 74).

PARMETRO

DESCRIO

VALOR

IIL

Corrente mxima fornecida por entrada em nvel ZERO

-1,6 mA

IOL

Corrente mxima absorvida por sada em nvel ZERO

+16 mA

IIH

Corrente mxima absorvida por entrada em nvel UM

+40 A

IOH

Corrente mxima fornecida por sada em nvel UM

-400 A

No circuito do inversor lgico da figura 1.6, quando a entrada estiver em nvel UM, o transistor de
entrada T1e est no modo ativo reverso e uma pequena corrente de coletor circula no circuito pela base
de T2e. Este valor suficiente para saturar este transistor. A saturao de T 2e fornece uma corrente de
base de T2s, levando-o tambm saturao e baixar a sada para um valor baixo (VCEsat). A tenso do
coletor de T2e igual a VBE(T2s)+VCEsat(T2e) 0,9V. Isto garante que tanto o diodo como T 1s fiquem
cortados. Assim, o transistor T2s saturado estabelece uma tenso baixa na sada do inversor.

Figura 1.6 - Anlise simplificada do circuito da porta inversora TTL.

Quando a entrada estiver em nvel ZERO, o transistor T 1e est saturado, uma vez que a juno baseemissor est diretamente polarizada. Desta forma, a tenso na base de T1e de aproximadamente 0,9V e
a tenso na base de T2e de aproximadamente 0,3V, que insuficiente para lev-lo conduo. Tem-se
ento que o transistor T2e est cortado. Com T2e cortado, a tenso na base de T2s igual a 0V e desta
forma, T2s tambm est cortado. Com T2e cortado, no h corrente no coletor de T2e, ento a base do
transistor T1s tem um valor suficiente para polarizar diretamente o diodo e T 1s. Nesta situao, T1e est
conduzindo e a tenso na sada basicamente igual a do emissor. Se a sada estiver em aberto, o valor
da enso de sada ser aproximadamente 3,6V, devido a duas quedas de tenso de 0,7V (pela juno
base-emissor de T1s e pelo diodo).
Para maiores informaes sobre a anlise do circuito da porta inversora TTL, recomenda-se a consulta
das referncias (Sedra e Smith, 2000) e (Tocci, Widmer e Moss, 2011).
Os parmetros de corrente, entretanto, so vlidos somente para entradas e sadas tpicas, semelhantes
s da porta analisada. Como existem alguns circuitos integrados TTL da srie 74 que apresentam aquelas
correntes com valores diferentes e, tambm, para facilitar o projeto de sistemas que utilizam outras
sries da famlia TTL, foram definidos os seguintes parmetros:

Carga Unitria TTL (UL):

UL = 40 A para nvel UM;

UL = 1,6 mA para nvel ZERO.

Fan-in - nmero de cargas unitrias que podem ser fornecidas pela entrada.

Fan-out - nmero mximo de cargas unitrias que podem ser fornecidas pela sada sem que
o circuito deixe de funcionar.

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Da Tabela II conclui-se que uma sada TTL pode excitar at 10 entradas da mesma famlia (fan-out).
Outra especificao importante fornecida pelos fabricantes dos circuitos TTL diz respeito mxima tenso
que pode ser aplicada s entradas. Para a srie 74, recomendado no se colocar nveis de tenso
superiores a 5,5V, pois o circuito pode ser danificado se uma entrada receber uma tenso superior a este
valor.

1.3. Parmetros Eltricos Estticos da Famlia CMOS

Circuitos integrados CMOS (MOS Complementar) so componentes que apresentam as seguintes
caractersticas: apresentam as mesmas funes lgicas disponveis em componentes da famlia TTL, so
mais rpidos e consomem menos energia (Tocci, Widmer e Moss, 2011). Atualmente, representa a
tecnologia dominante no mercado de semicondutores atual, sendo empregado em processadores,
memrias e outros dispositivos.
A figura 1.7 apresenta o circuito CMOS de um inversor. Os nveis lgicos CMOS so praticamente +V DD
(para o nvel lgico 1) e GND (para o nvel lgico 0), pois a sada do circuito est conectado s fontes de
tenso atravs dos transistores PMOS e NMOS, respectivamente. Por exemplo, a especificao dos
circuitos da srie 74HC mostra os seguintes parmetros: VOH(mn)=4,9V e VOL(mx)=0,1V.

Figura 1.7 Inversor CMOS.

A curva de transferncia de tenso de um inversor CMOS apresentada na figura 1.8 abaixo. Quando os
dois transistores esto casados, ou seja, quando ambos so projetados com parmetros de
transcondutncia idnticos, esta curva simtrica (Sedra e Smith, 2000). Desta forma, o limiar de
.
transio Vth do inversor est em

Figura 1.8 Curva de transferncia de tenso de um inversor CMOS

(fonte: Sedra e Smith, 2000).
Quando ocorre o casamento dos transistores em um inversor CMOS, as margens de rudo MR H e MRL
tornam-se iguais e podem ser de aproximadamente 0,4 VDD. Estas margens de rudo prximas metade
da tenso de alimentao fazem com que o inversor CMOS tenha um comportamento esttico bem
prximo do inversor ideal em relao imunidade a rudos.
Outras caractersticas eltricas dos componentes CMOS podem ser encontradas nas referncias (Tocci,
Widmer e Moss, 2011) e (Sedra e Smith, 2000).

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

1.4. Parmetros de Tempo

Existem determinadas condies indesejveis de funcionamento de projetos de sistemas digitais. O
equacionamento lgico obtido para a implementao de um projeto uma ferramenta suficiente para a
validao lgica do circuito, mas no leva em conta caractersticas fsicas dos dispositivos, que podem
alterar os resultados tericos esperados. Uma destas condies diz respeito aos parmetros de tempo em
circuitos digitais.
Alguns parmetros de tempo dos dispositivos digitais so:

Tempo de subida ("Rise time" - tr) - intervalo de tempo necessrio para que um sinal v de 10% do
seu valor em tenso at 90% do seu valor em tenso (figura 1.9).

90%

10%

tr
Figura 1.9 - Tempo de Subida.

Tempo de descida ("Fall time" - tf) - intervalo de tempo necessrio para que um sinal v de 90%
de seu valor em tenso at 10% do seu valor em tenso (figura 1.10).
tf

90%

10%

Figura 1.10 - Tempo de Descida.

Tempo de Atraso ("Delay time" - td) - intervalo de tempo decorrido entre uma variao de sinal na
entrada e a correspondente variao na sada; toma-se como referncia o ponto de 50% do valor de
tenso, conforme mostrado na figura 1.11.

Entrada
50%

50%
Sada
td
Figura 1.11 - Tempo de Atraso.

Tempo de propagao ("Propagation time" - td) - intervalo de tempo decorrido entre uma variao
de sinal na entrada e a correspondente variao na sada; calculado atravs da mdia aritmtica
dos tempos de propagao para variao do sinal de sada de BAIXO para ALTO (t PLH) e de ALTO para
BAIXO (tPHL), definidos conforme mostrado na figura 1.12.

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Entrada
50%

50%
Sada
tPLH

tPHL

Figura 1.12 - Tempo de Propagao.

As caractersticas acima citadas, aliadas a fatores tais como, o no sincronismo de eventos, podem levar
gerao de sinais indesejveis em projetos aparentemente corretos. Para que se possa contornar essa
situao deve-se conhecer profundamente todas as caractersticas dos componentes que sero utilizados.

1.5. Outras Famlias Lgicas de Circuitos Digitais

H outras famlias de circuitos integrados digitais que se distinguem entre si pelos tipos de dispositivos
semicondutores que incorporam e pela maneira como os dispositivos so interligados para formar as
portas.
A prpria famlia TTL apresenta vrias sries distintas:

74 - srie padro, potncia padro.

74L - baixa potncia (low power)

74S - Schottky - mais rpido que o padro, potncia maior que padro.

74LS - Low Power Schottky - em alguns casos, mais rpido que o padro, baixa potncia.

74F - Fast, mais rpido que o Schottky.

74H - alta velocidade (high speed).

74AS - Advanced Schottky.

74ALS - Advanced Low Power Schottky.

Os dispositivos CMOS (complementary-metal-oxide-semiconductor) compem o padro atual. Algumas

famlias CMOS so as seguintes:

4000 primeira famlia comercial.

74C srie padro, componentes funcionalmente similares famlia TTL 74.

74HC High-speed CMOS.

74HCT High-speed CMOS, TTL compatible, pode ser usada com componentes TTL.

74VHC Very High-speed CMOS.

74VHCT Very High-speed CMOS, TTL compatible.

74LVC Low-voltage CMOS.

74ALVC Advanced Low-voltage CMOS.

74AUP Advanced Ultra-low Power CMOS potncia mais baixa e usada em aplicaes portteis.

Outras famlias tambm encontradas comercialmente so:

BiCMOS lgica mista bipolar e CMOS.

ECL lgica acoplada pelo emissor (emitter-coupled-logic).

GaAs arseneto de glio (gallium arsenide).

Estas outras famlias no sero tratadas nesta disciplina, mas os conceitos gerais desenvolvidos para os
CIs das famlias TTL e CMOS so prontamente utilizados para estas outras famlias.

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

2. PARTE EXPERIMENTAL
2.1. Atividades Pr-Laboratrio
Faa uma pesquisa bibliogrfica sobre os componentes TTL e CMOS. Por exemplo, use os manuais dos
componentes 7400 (TTL), 74HC00 (CMOS) e 4011 (CMOS) ou consulte um livro-texto sobre Eletrnica
Digital.
a) Com relao aos parmetros eltricos (considere VCC=VDD=5V):

Quais os valores dos parmetros eltricos estticos (VIL, VIH, VOL e VOH)? Monte uma tabela
semelhante Tabela I para comparar os componentes.

Compare as curvas de transferncia de tenso de inversores TTL e CMOS. Qual so as principais

diferenas entre estas curvas?

b) Com relao aos parmetros relativos ao atraso de propagao:

Quais os valores para tPHL e tPLH?

Considere um circuito com uma sequncia de 10 inversores. Qual o atraso total de propagao
considerando-se os componentes TTL e CMOS estudados.

Prepare o planejamento de forma a verificar experimentalmente estes valores, pois eles sero usados na
parte experimental a ser executada no Laboratrio Digital.

2.2. Estudo da Caracterstica de Transferncia de Tenso

Estudo de Componente TTL
c)

No dispositivo de montagens experimentais, monte o circuito da Figura 2.1, usando um componente

TTL (por exemplo, 7400). No se esquea de conectar a alimentao dos componentes (pinos VCC e
GND). Veja que a porta em anlise tem sua sada ligada a uma carga para analisarmos seu
funcionamento em um circuito.

Figura 2.1 Ensaio de nveis de tenso da porta NAND 7400.

d) Com Vcc prximo a 5,0V, varie a tenso da fonte ajustvel conectada s entradas A e B, desde 0V
at 5,0V e levante a curva caracterstica de transferncia de tenso como mostrada na figura 1.3.
DICAS: elabore um grfico com os dados medidos e anote o valor de Vcc (medido no pino do
componente) usado no procedimento experimental. Use uma fonte de alimentao varivel nas
entradas da porta em anlise e uma das entradas auxiliares F1 ou F2 do painel de montagens.
e) A partir do grfico obtido, localize na curva experimental os pontos referentes aos parmetros de
tenso VIL, VIH, VOL e VOH. Comente os valores obtidos.
f)

Desconecte as entradas A e B, deixando-as sem ligao alguma. Realize a medida dos nveis de
tenso nas entradas A e B do componente com um multmetro digital. Medir tambm o valor da
tenso na sada Y. Qual o nvel lgico das entradas A e B correspondente ao nvel lgico da sada Y
medida? Justifique no relatrio os nveis obtidos (tome por base a figura 1.4).

Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

Estudo de Componente CMOS

g) Substitua agora a porta lgica TTL por um componente CMOS (por exemplo, 74HC00 1 ou 4011) na
montagem da figura 2.1.
h) Repita os itens (d) a (f) com este componente CMOS.
SUGESTO: coloque os dados das curvas caractersticas de transferncia de tenso para os
componentes TTL e CMOS estudados em um mesmo grfico para uma comparao mais efetiva.

Comparao e Anlise de Resultados

i)

Compare os resultados experimentais obtidos com o componente TTL e o componente CMOS. Seus
resultados so semelhantes aos dados pesquisados da seo 2.1?

j)

Qual o valor lgico correspondente a uma entrada em aberto no componente TTL e no componente
CMOS? Compare.

2.3. Medida de Parmetros de Tempo

Medida do Atraso de Propagao com o componente TTL
k) Para medir os parmetros de tempo, execute a montagem com o componente TTL conforme a figura
2.2. A porta em anlise tem a entrada X ligada em um gerador de pulsos (use a sada TTL) e a sada
Y em outra porta lgica que serve como carga de sada. Ligue tambm os sinais de entrada X e de
sada Y no osciloscpio para efetuar as medidas de atraso de propagao.

Figura 2.2 Ensaio para medir os parmetros de tempo.

l)

Efetuar a medida dos parmetros tPLH e tPHL. Anote os valores obtidos. Apresente no relatrio as
formas de onda observadas.

m) Calcule o tempo de propagao tP da porta lgica estudada.

n) Compare os valores pesquisados e experimentais. Comente.
o) Baseado nos parmetros de tempo pesquisado e medido, qual o intervalo de valores de frequncias
que pode ser usado na porta em anlise? Justifique sua resposta.

Medida do Atraso de Propagao com o componente CMOS

p) Substitua agora a porta lgica TTL por um componente CMOS (por exemplo, 74HC00 ou 4011) na
montagem da figura 2.2.
q) Repita os itens (l) a (o) com este componente CMOS.

No usar o componente 74HCT00, pois ele pertence a uma famlia de componentes CMOS com nveis de tenso
compatveis com as famlias TTL.
Caracterizao de Portas Lgicas (2014)

EPUSP PCS 2011/2305/2355 Laboratrio Digital

2.4. Interligao em Anel

r)

Realize a montagem do ensaio apresentado na figura 2.3 para componentes TTL e CMOS.

Figura 2.3 Circuito para verificar caractersticas dinmicas.

s)

Anote as caractersticas da forma de onda apresentada no ponto X do circuito. Inclua o sinal

observado no relatrio.

t)

(DESAFIO) Varie o nmero de portas em anel para 5, 7 ou mais. Que formas de onda foram obtidas?
Compare.

2.5. Atividades Ps-Laboratrio

u) Com base nos resultados obtidos, responda as perguntas abaixo.

1.
2.

3.
4.
5.
6.

De acordo com o estudo dos intervalos de tenso para cada nvel lgico, qual seria o resultado de se misturar
componentes de tecnologias diferentes em uma montagem experimental?
O resultado do estudo com entradas em aberto mostram o nvel lgico considerado pelo componente de acordo
com a tecnologia adotada. A troca de um componente por outro em circuito digital pode influenciar o seu
funcionamento de acordo com o componente usado?
Qual foi o componente estudado mais rpido?
Com base nos valores experimentais obtidos, qual o maior valor de frequncia que pode ser usado na entrada
das portas lgicas estudadas? Justifique sua resposta.
Caso fosse necessrio criar um bloco de retardo usando portas lgicas semelhantes aos estudados, qual o
nmero de portas necessrio para se atrasar uma onda quadrada por pelo menos 45 ns? Justifique sua resposta.
Explique o funcionamento do circuito em anel da figura 2.3.

3. BIBLIOGRAFIA

FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lgico Digital: Conceitos e

Prtica. Editora Edgard Blcher Ltda, 1995.

MORRIS, Robert L. e MILLER, JOHN, R. (eds.) Projeto de Circuitos Integrados TTL. Editora
Guanabara Dois, 1978.

SEDRA, Adel S. e SMITH, Kenneth C. Microeletrnica. 4 edio, Makron Books, 2000.

SIGNETICS. TTL Logic Data Manual, 1982.

TEXAS INSTRUMENTS. The TTL Logic Data Book, 1994.

TOCCI, R. J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: Princpios e Aplicaes.
Prentice-Hall, 11a ed., 2011.

WAKERLY, John F. Digital Design Principles & Practices. 4th edition, Prentice Hall, 2006.

4. MATERIAL DISPONVEL

Circuitos Integrados TTL:

7400 (TTL), 74HC00 e 4011 (CMOS).

Caracterizao de Portas Lgicas (2014)

10

EPUSP PCS 2011/2305/2355 Laboratrio Digital

5. EQUIPAMENTOS NECESSRIOS

1 painel de montagens experimentais.

1 fonte de alimentao fixa, +5V 5%, 4A.

1 fonte de alimentao varivel de 0 a 5V 5%, 4A.

1 osciloscpio digital.

1 multmetro digital.

1 gerador de pulsos.

Histrico de Revises
E.T.M./2001 (reviso)
R.C.S./2002 (reviso)
E.T.M./2003 (reviso da parte experimental)
E.T.M./2004 (reviso)
E.T.M./2005 (reviso)
E.T.M./2011 (reviso)
E.T.M./2012 (reviso da parte experimental)
E.T.M./2013 (reviso)
E.T.M./2014 (reviso da parte experimental)

Caracterizao de Portas Lgicas (2014)

11