Professional Documents
Culture Documents
Rf
Va
R1
Ri
Vi
Vo
R2
R3
+ Vcag
NJFET
R4
- Vcc
Cuando la tensin CAG es cero, el JFET est en corto debido a la polarizacin negativa
y su R DS es mxima. A medida que la tensin CAG se incrementa la R DS del JFET
disminuye. La seal que excita la entrada inversora del amplificador es :
VA
R2 R DS
Vi
R1 R2 RDS
Rf
Ri
VA
En este circuito el JFET acta como un resistor controlado por la tensin VCAG . Cuanto
ms positiva sea la tensin VCAG , menor es el valor de R DS y ms pequea es la
tensin en la entrada del amplificador inversor. Este hecho significa que la tensin de
CAG controla la ganancia de tensin total del circuito.
Con un amplificador operacional de banda ancha, el circuito funciona adecuadamente
para seales de entrada hasta de aproximadamente de 100 mV. Para valores superiores a
los de este nivel, la resistencia del JFET es funcin del nivel de la seal adems de la
tensin CAG. Esto no es deseable porque slo la tensin CAG debe controlar la
ganancia de tensin total.
El siguiente circuito se utiliza para seales de entrada mayores que 100 mV. En este
caso se reemplaza al JFET por una combinacin LED fotorresistor. La resistencia R P
del fotorresistor disminuye a medida que aumenta la cantidad de luz. Por esta razn, a
mayor tensin CAG, menor valor de R P . Como antes, el divisor de tensin de entrada
controla la tensin que excita al amplificador inversor. Esta tensin est dada por :
VA
R2 R P
Vi
R1 R2 R P
Rf
R1
Va
Ri
Vi
Vo
R3
R2
+ Vcag
Rp