Tema-1 Circuitos Digitales

Tema
1. Circuitos digitales
Electrnica Industrial

Andrs Iborra Garca

Departamento de Tecnologa Electrnica
Sep?embre 2012

ndice
ndice
1. Circuitos digitales combinacionales.
1.1. Seales analgicas y digitales.
1.2. Seales digitales.
1.3. Disposi?vos lgicos combinacionales.
1.4. Circuitos integrados.
1.5. lgebra de Boole.
1.6. Diseo de circuitos combinacionales.
2. Circuitos digitales secuenciales

2.1 Flip-Flops y Latches.
2.2 Flip-ops ac?vados por anco.
2.3 Aplicaciones de los Flip-Flops.
3. Tecnologas TTL y CMOS

3.1 Familias Lgicas.
3.2 Parmetros caracters?cos.
3.3 Hojas de datos de los fabricantes de CI.
3.4 Conec?vidad entre CI de diferentes familias.
ndice
ndice
4. Circuitos integrados MSI.
4.1 Niveles de integracin de los CI digitales.
4.2 Operaciones aritm?cas.
4.3 Comparadores.
4.4 Codicadores.
4.5 Decodicadores.
4.6 Mul?plexores.
4.7 Demul?plexores.
5. Diseo de Sistemas Digitales con Circuitos Integrados LSI y MSI

5.1 Habilitacin de puertos de E/S.
5.2 Sistema de recuento de votos.
5.3 Display digital.
5.4 Teclado digital.
5.5 Display mul?plexado.
Circuitos Digitales
Combinacionales
Circuitos Digitales Combinacionales

Sistemas mecnico
ACTUADORES
Solenoides, rels, piezoelctricos
Motores de con?nua
Motores paso a paso
Servomotores
Disposi?vos hidrulicos y
neum?cos.
VISUALIZADORES
LEDs
Displays
LCD
CRT
TFT
SENSORES
Interruptores
Pulsadores
Potencimetros
LDRs
Fotoclulas
Encoders
Galgas extensom
Termopares
Acelermetros
MEMs
ACONDICIONADORES
DE SEALES DE SALIDA
E INTERFACES
D/A
Transistores
Amplicadores
PWM
ACONDICIONADORES
DE SEALES DE
ENTRADA E INTERFACES
C. discretos
Filtros
Amplicadores A/D
SISTEMAS DE CONTROL
DIGITAL
Combinacionales SoC
Secuenciales
Comunicaciones
P
Algoritmos
C
Socware
Circuitos Digitales
Combinacionales
Seales analgicas y digitales
En contraste con una seal analgica, en una seal digital solo existen niveles o
estados especcos y cambia su nivel en pasos discretos.
Seal Analgica
H
L
Seal Digital
En electrnica digital las seales sern de tensin.

VH, H: Tensin o nivel alto; VL, L: Tensin o nivel bajo
Circuitos Digitales
Combinacionales
Seales digitales. Niveles de tensin

Voltajes tpicos
TTL
CMOS*
VHmax
5V
5V
VHmin
2V
3,5V
Zona incertidumbre
VLmax
0,8V
1V
VLmin
0V
0V
VHmax
VHmin
VLmax
VLmin
* Aunque los disposi?vos CMOS se pueden alimentar entre 3 y 18V, en este curso solo
consideraremos la tensin de 5V para alimentar este ?po de disposi?vos.
Circuitos Digitales
Combinacionales
Seales digitales. Aspecto real.

Sobreimpulso o sobreoscilacin
Rizado
90%
Amplitud
tw
50%
Ancho del impulso
10%
Rizado
tr
tf
Tiempo de subida
Tiempo de caida
Subimpulso
Circuitos Digitales
Combinacionales
Disposi?vos lgicos combinacionales

Los disposi?vos lgicos combinacionales son disposi?vos digitales que convierten entradas
binarias en salidas binarias en base en las reglas del lgebra de Boole. Los disposi?vos ms
sencillos son las Puertas Lgicas.
Puertas bsicas
AND
S=A.B
A
0
0
1
1
B
0
1
0
1
S
0
0
0
1
OR
A
0
0
1
1
S=A+B
B
0
1
0
1
S
0
1
1
1
BUFFER
NOT
A S
0 1
1 0
S=A
A S
0 0
1 1
S=A
Mejora el fan-out
Puertas compuestas
NAND
S=(A.B)
A
0
0
1
1
B
0
1
0
1
S
1
1
1
0
NOR
S=(A+B)
A
0
0
1
1
B
0
1
0
1
S
1
0
0
0
XOR
S=A.B+A.B
A
0
0
1
1
B
0
1
0
1
S
0
1
1
0
XNOR
S=A.B+A.B
A
0
0
1
1
B
0
1
0
1
S
1
0
0
1
Circuitos Digitales
Combinacionales
Circuitos Integrados. Empaquetado.
Fuente: Thomas L. Fundamentos de Electrnica Digital. 9 edicin, Pearson-Pren?ce Hall. 2009.
Circuitos Digitales
Combinacionales
Circuitos Integrados. Familias lgicas.
Existen una gran variedad de familias de circuitos integrados dependiendo de sus

caracters?cas tecnolgicas de fabricacin. Las ms u?lizadas son:
TTL. Lgica Transistor-Transistor.

CMOS. Semiconductores complementarios de xido metlico.
ECL. Lgica de emisor acoplado.
Atencin! Los niveles lgicos varan dependiendo del ?po de familia.

Un diseador debe tener cuidado cuando mezcle diferentes ?pos de circuitos
integrados digitales porque pueden tener caracters?cas incompa?bles (niveles de
tensin de entrada-salida, fan-out, corrientes, etc.)
10
Circuitos Digitales
Combinacionales
Circuitos Integrados. Ejemplos
11
Circuitos Digitales
Combinacionales
Circuitos Integrados. Fabricacin.
12
Circuitos Digitales
Combinacionales
lgebra de Boole.
El lgebra de Boole se u?liza para el anlisis y sntesis de circuitos digitales.
Estados posibles.
Lgica posi?va:

0: Nivel de tensin bajo (LOW, L)
1: Nivel de tensin allto (HIGH, H)
Lgica nega?va:

1: Nivel de tensin bajo
0: Nivel de tensin alto
Seales elctricas y Variables Booleanas.

Las seales en los sistemas digitales se representan mediante caracteres
alfab?cos A, B, X o una combinacin de letras y nmeros A1, A2,
A3... y se corresponden con variables booleanas.
Pueden tomar dos valores (0 1).
Se corresponden con seales de entrada, de salida o intermedias.

13
Circuitos Digitales
Combinacionales
lgebra de Boole. Axiomas.

Se postulan 5 pares de axiomas:
Abstraccin digital.
(A1) X=0 si X1 (A1) X=1 si X0
OJO!!! Se cumple el principio de dualidad
Funcin inversora.
(A2) Si X=0 entonces X=1 (A2) Si X=1 entonces X=0
OJO!!! Se cumple el principio de dualidad
Denicin formal de las operaciones bsicas.
(A3) 0.0 = 0
(A4) 1.1 = 1
(A5) 0.1 = 1.0 = 0
(A3) 1+1 = 1
(A4) 0+0 = 0
(A5) 1+0 = 0+1 = 1
14
Circuitos Digitales
Combinacionales
lgebra de Boole. Teoremas (I).

Teoremas fundamentales.
OR

A+0 = A
A+1 = 1
A+A = A
A+A= 1
AND

A.0 = 0
A.1 = A
A.A = A
A.A= 0
NOT
A=A
Propiedad Conmuta?va.
Propiedad Asocia?va.
A+B = B+A
A.B = B.A
(A+B)+C = A+(B+C)
(A.B).C = A.(B.C)
Propiedad Distribu?va.
A.(B+C )= (A.B)+(A.C)
A+(B.C) = (A+B).(A+C)
Los teoremas se pueden demostrar por Induccin Perfecta o Teora de Conjuntos
15
Circuitos Digitales
Combinacionales
lgebra de Boole. Teoremas (II).

Otros Teoremas.
A+(A.B)=A

A+(A.B)=A+B

(A+B).(A+C)=A+(B.C)

(A.B)+(B.C)+(B.C)=(A.B)+C

Teoremas de De Morgan.
A.(A+B)=A

(A+B).(A+B)=A

A+B+(A.B)=A+B
(A.B)+(A.C)+(B.C)=(A.B)+(B.C)
1er Teorema
(A.B) = A+B
(A . B)
A
B
A+B
2 Teorema
(A+B) = A.B
A. B
(A + B)
B
16
Circuitos Digitales
Combinacionales
Diseo de circuitos combinacionales.
Los circuitos combinacionales se caracterizan porque las salidas solo dependen del
estado actual de las entradas. Son circuitos que no almacenan ningn ?po de
informacin y se pueden construir u?lizando exclusivamente puertas lgicas.
Ejemplo
Circuito para conver?r nmeros binarios de 3 bits a cdigo Gray
A
B
C
Conver?dor
Binario / Cdigo
Gray
X
Y
Z
17
Circuitos Digitales
Combinacionales
Diseo. Flujo de trabajo

Denir el
problema con
palabras
Iden?car entradas y
salidas
Obtener la
tabla de
verdad
Obtener forma
Obtener 1 o 2 Forma
cannica
cannica

Minimizar Diagramas de
funcin lgica Karnough
Obtener
esquema
lgico
18
Circuitos Digitales
Combinacionales
Diseo. Tabla de verdad

A
B
C
X
Y
Z
Conver?dor
Binario / Cdigo
Gray
0
19
Circuitos Digitales
Combinacionales
Diseo. Mapas de Karnaugh (I)

El mtodo de Karnaugh es un procedimiento grco de minimizacin de circuitos
lgicos combinacionales. Se basa en representar la informacin de la tabla de verdad
sobre los mapas de Karnaugh y luego aplicar un conjunto de reglas de agrupamiento.
A
0
0
1
1
A
0
0
0
0
1
1
1
1
B
0
1
0
1
B
0
0
1
1
0
0
1
1
S
0
1
1
0
C
0
1
0
1
0
1
0
1
A
0 1
B 0 0 1
1 1 0
S
0
1
0
0
1
0
0
1
BC
00 01 11 10
A 0 0 1 0 0
1 1 0 1 0
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
0
1
0
0
1
0
0
1
0
0
0
0
0
1
0
1
CD
00 01 11 10
AB 00
01
11
10
0
1
0
0
1
0
1
0
0
1
1
0
0
0
0
0
20
Circuitos Digitales
Combinacionales
Diseo. Mapas de Karnaugh (II)

Fundamento del Mtodo.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
0
1
1
1
0
1
BC
00 01 11 10
A 0 0 1 1 0
1 1 1 1 0
S=ABC+ABC=AC(B+B)=AC
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
A
0
0
0
0
1
1
1
1
S
0
1
0
1
1
1
0
1
BC
00 01 11 10
A 0 0 1 1 0
1 1 1 1 0
S=ABC+ABC=BC(A+A)=BC
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
0
1
1
1
0
1
BC
00 01 11 10
A 0 0 1 1 0
1 1 1 1 0
S=C
Solo son posibles agrupamientos de 2n elementos. 1, 2, 4, 8, 16, 32
21
Circuitos Digitales
Combinacionales
Diseo. Mapas de Karnaugh (III)

Agrupamientos permi?dos.
AB
BCD
AB
00 01 11 10
CD 00
01
ACD 11
10
0
0
1
0
1
0
1
0
1
0
0
0
0
0
1
1
00 01 11 10
ABC
S=ACD+BCD+ABC
CD 00
01
11
10
0
0
0
0
AB
00 01 11 10
1
0
0
0
0
1
0
1
1
0
0
0
1
0
1
1
1
0
1
1
S=CD+AC
1
0
0
1
0
1
0
1
BCD
BCD
S=ABD+BCD+BCD
AB
CD 00
01
11
10
ABD
00 01 11 10
CD
AC
AB
CD 00
01
11
10
1
0
0
1
0
0
0
0
1
1
1
1
1
0
0
1
BD
S=AB+BD
22
Circuitos Digitales
Combinacionales
Diseo. Mapas de Karnaugh (IV)

Agrupamientos permi?dos.
S
AB
00 01 11 10
CD 00
01
11
10
0
1
1
0
0
1
1
0
0
1
1
0
00 01 11 10
0
1
1
0
S=D
S
CD 00
01
11
10
00 01 11 10
ABCD
0
0
0
1
1
0
0
0
1
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
1
1
1
1
AD
AB
AB
00 01 11 10
BCD
S=BCD+AD+ABCD
1
1
1
1
S=B
AB
CD 00
01
11
10
AB
CD 00
01
11
10
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
BD
S=1
23
Circuitos Digitales
Combinacionales
Diseo. Mapas de Karnaugh (V)

Agrupamientos no permi?dos.
AB
00 01 11 10
CD 00
01
11
10
1
1
0
0
0
0
1
1
1
1
0
1
0
0
0
1
AB
00 01 11 10
CD 00
01
11
10
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
No se permiten agrupamientos en L, ni diagonales
24
Circuitos Digitales
Combinacionales
Diseo. Mapas de Karnaugh (VI)

Agrupamientos alterna?vos.
AB
AB
00 01 11 10
ABC
CD 00
01
11
10
1
1
0
0
0
1
0
0
0
1
1
1
0
1
0
1
ABC
CD
ABD
ACD
S=ABC+CD+ABD+ACD
CD 00
01
11
10
00 01 11 10
1
1
0
0
0
1
0
0
0
1
1
1
0
1
0
1
CD
ABC
ACD
S=ABC+CD+ABC+ACD
Para un mismo mapa, la solucin no ?ene por qu ser nica.
25
Circuitos Digitales
Combinacionales
Diseo. Mapas de Karnaugh (VII)

Sistema?zacin del mtodo.

1) Representar en un mapa de Karnough la funcin lgica o tabla de verdad que se dese
minimizar.

2) Se agruparan los 1 siguiendo las reglas que a con?nuacin se citan:

Debern construirse primero los grupos de celdas ms grandes; cada uno deber
contener 2n elementos.

Debern agregarse grupos cada vez ms pequeos, hasta que cada celda que
contenga un 1 se haya incluido por lo menos una vez.

Debern eliminarse los grupos redundantes (aun cuando se trate de grupos
grandes) para evitar la duplicacin.
26
Circuitos Digitales
Combinacionales
Diseo. Ejemplo
A
B
C
AB
X
Y
Z
Conver?dor
Binario / Cdigo
Gray
AB
AB
00 01 11 10
00 01 11 10
00 01 11 10
C 0 0 0 1 1
1 0 0 1 1
C 0 0 1 0 1
1 0 1 0 1
C 0 0 1 1 0
1 1 0 0 1
X=A
X=AB+AB=A + B
A
0
0
0
0
1
1
1
1
A
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
X
0
0
0
0
1
1
1
1
Y
0
0
1
1
1
1
0
0
Z
0
1
1
0
0
1
1
0
X
Y
B
Z
X=BC+BC=B + C
C
27
Circuitos Digitales
Combinacionales
Diseo. Condiciones indiferentes

Disear un circuito que tome un nmero BCD y produzca una sola salida Y que est ac?va si la
entrada es: 1, 2, 5, 6 9
Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
0
1
1
0
0
1
1
0
0
1
X
X
X
X
X
X
AB
00 01 11 10
CD 00
01
11
10
0
1
0
1
0
1
0
1
X
X
X
X
0
1
X
X
S=CD+CD=C + D
A
B
C
D
28
Circuitos Digitales
Combinacionales
Diseo propuesto
En un barco el piloto autom?co controla la navegacin e indica mediante cuatro
seales N, S, E y O que rumbo lleva. Disear el menor circuito que decodique el
rumbo sobre un display de 7-segmentos, segn el siguiente criterio:

Si sigue rumbo norte, se ac?va el segmento a; si sur, el d.
Si sigue rumbo este, se ac?van los segmentos b y c; si oeste, se ac?van e y f.
Si sigue rumbo noreste se ac?van a y b; si noreste, a y f.
Si sigue rumbo sureste se ac?van c y d; si suroeste, d y e.
29
Circuitos Digitales
Secuenciales
Circuitos digitales Secuenciales

Sistemas mecnico
ACTUADORES
Solenoides, rels, piezoelctricos
Motores de con?nua
Motores paso a paso
Servomotores
Disposi?vos hidrulicos y
neum?cos.
VISUALIZADORES
LEDs
Displays
LCD
CRT
TFT
SENSORES
Interruptores
Pulsadores
Potencimetros
LDRs
Fotoclulas
Encoders
Galgas extensom
Termopares
Acelermetros
MEMs
ACONDICIONADORES
DE SEALES DE SALIDA
E INTERFACES
D/A
Transistores
Amplicadores
PWM
ACONDICIONADORES
DE SEALES DE
ENTRADA E INTERFACES
C. discretos
Filtros
Amplicadores A/D
SISTEMAS DE CONTROL
DIGITAL
Combinacionales SoC
Secuenciales
Comunicaciones
P
Algoritmos
C
Socware
30
Circuitos Digitales
Secuenciales
Circuitos digitales secuenciales.

Los circuitos secuenciales se caracterizan porque las salidas estn determinadas no slo
por las entradas existentes sino tambin por la secuencia de entradas que condujeron
al estado existente. ==> El circuito ?ene MEMORIA.

Entradas
E1
En
S1
Circuito
combinacional
Sn
Salidas
Memoria
(Estado)
Se pueden clasicar en SNCRONOS y ASNCRONOS
31
Circuitos Digitales
Secuenciales
Flip-Flops.
Los ip-ops son los elementos ms sencillos para almacenar informacin.
Se caracterizan porque ?enen dos y slo dos estados posibles de salida. Al ser dichos estados
ESTABLES se conocen tambin como biestables.
Dentro de los diferentes ?pos de ip-ops existentes, los ms usados son los Latches y los Flip-
Flops ac?vados por anco
Latches
S
S
Q
CK
Flip-Flops ac?vados por anco

S
CK
R
CK
Q
32
Circuitos Digitales
Secuenciales
Latches.
Los latches (cerrojos) son los biestables ms sencillos ya que no precisan seal de reloj para su
ac?vacin. Se u?lizan poco (circuitos asncronos).

Latch SR
S
0
0
1
1
R
0
1
0
1
Qn Qn
Estado
Qn-1 Qn-1
Sin cambio
0
1
RESET
1
0
SET
0
0 Estado Ambiguo
S
0
0
1
1
S
R Qn Qn
Estado
0
1
1 Estado Ambiguo
1
1
0
SET
0
0
1
RESET
1 Qn-1 Qn-1
Sin Cambio
Q
33
Circuitos Digitales
Secuenciales
Flip-Flops ac?vados por anco (I).

En los ip-ops la seal de reloj (CK) sincroniza todos los cambios de los estados de
salida del disposi?vo. Esto permite el diseo de circuitos complejos (P y C), donde
todos los cambios se disparan o ac?van con una seal de reloj comn.

Flip-Flops SR
S
R
CK
Q Q
S
CK
R
Qn-1 Qn-1
NA
0, 1, Qn-1 Qn-1
R
S
CK
Q
34
Circuitos Digitales
Secuenciales
Flip-Flops ac?vados por anco (II).

Flip-Flops ?po D
R
D
0
1
X
D
Q
CK
Q
D
CK
CK
Qn Qn

0
1

1
0
0, 1, Qn-1 Qn-1
CK
R
CK
35
Circuitos Digitales
Secuenciales
Flip-Flops ac?vados por anco (III).

Flip-Flops ?po JK
Q
CK
J
0
K
0
CK

Qn Qn
Qn-1 Qn-1
Qn-1 Qn-1
0, 1,
Qn-1 Qn-1
J
K
CK
Q
J
CK
CK
36
Circuitos Digitales
Secuenciales
Flip-Flops ac?vados por anco (IV).

Flip-Flops ?po T
T
Q
CK
Q
T
0
CK

Qn Qn
Qn-1 Qn-1
Qn-1 Qn-1
0, 1,
Qn-1 Qn-1
T
CK
Q
T
CK
CK
K
37
Circuitos Digitales
Secuenciales
Flip-Flops ac?vados por anco (V).

Entradas de control asncronas
Se u?lizan para poner la salida de un ip-op a 0 o a 1 en cualquier momento.
Reciben diferentes denominaciones (PRESET, CLEAR, DC SET, DC CLEAR, SET, RESET,
DIRECT SET, DIRECT CLEAR).
Preset
Q
CK
J
K
CK
Clear
Preset
Clear
Q
38
Circuitos Digitales
Secuenciales
Aplicaciones de los Flip-Flops (I).

Eliminacin de rebotes (deboucing) en interruptores
Se u?lizan para poner la salida de un ip-op a 0 o a 1 en cualquier momento.
Reciben diferentes denominaciones (PRESET, CLEAR, DC SET, DC CLEAR, SET, RESET,
DIRECT SET, DIRECT CLEAR).
S
Q
Q
Interruptor SPST
(1 polo, 1 direccin)
Interruptor SPDT
(1 polo, 2 direcciones)
39
Circuitos Digitales
Secuenciales
Aplicaciones de los Flip-Flops (II).

Registros de datos
Los FF se pueden poner en cascada para construir registros de datos de tantos bits
como se quiera. Conguraciones picas son de 4, 8, 16, 32, 64 o 128 bits. Se suelen
u?lizar en los microprocesadores para retener datos para clculos aritm?cos.

Los Registros son ms caros que los dispositivos de memoria de las CPU pero mucho ms rpidos.
40
Circuitos Digitales
Secuenciales
Aplicaciones de los Flip-Flops (III).

Registros de desplazamiento
Los registros de desplazamiento se suelen u?lizar para implementar conver?dores
paralelo serie-serie paralelo con objeto de comunicar disposi?vos (USB, Fireware, HD
Serial ATA, etc.).
41
Circuitos Digitales
Secuenciales
Aplicaciones de los Flip-Flops (IV).

Contadores asncronos
42
Circuitos Digitales
Secuenciales
Aplicaciones de los Flip-Flops (V).

Contadores sncronos
43
Tecnologas
TTL y CMOS
Familias Lgicas
Una familia lgica es una coleccin de Circuitos Integrados que ?enen caracters?cas
elctricas similares en cuanto a sus entradas, salidas y circuitera interna. Las familias ms
usuales son la CMOS (Complementary Metal-Oxide-Semiconductor Field Eect Transistor),
TTL (Transistor Transistor Logic) y ECL (Emier Coupled Logic).
El diseo lgico de un circuito digital es independiente de la tecnologa usada, sin embargo

para la realizacin sica de los circuitos si se debe tener en cuenta. En concreto, hay que
considerar los siguientes factores:
-Mrgenes de ruido
-Fan-out

-Velocidad

-Consumo

-Alimentacin disponible
-Entorno de trabajo del circuito

-Necesidad de:

-Salidas en colector abierto

-Salidas Tri-State
Los chips de una misma familia lgica se pueden interconectar directamente

Los chips de familias lgicas diferentes no ?enen porque ser compa?bles
44
Tecnologas
TTL y CMOS
Familias Lgicas. Tecnologa CMOS

La lgica CMOS u?liza pares complementarios MOSFET (NMOS y PMOS) como elemento bsico.
Inversor CMOS
Fuente: Wakerly, John F. Diseo digital : principios y prc?cas / John F. Wakerly. -- 3 ed. Pearson Educacin, 2001
45
Tecnologas
TTL y CMOS
Familias Lgicas. Tecnologa TTL

La lgica TTL u?liza transistores bipolares como elementos bsicos
Inversor TTL
46
Tecnologas
TTL y CMOS
Parmetros caracters?cos (I)

Tensin de alimentacin
TTL => 5V
CMOS => 5V, 3.3V y 2.7V
47
Tecnologas
TTL y CMOS
Parmetros carcters?cos (II)

Potencia consumida
VCC
VCC
ICCH
ICCL
Si el ciclo de trabajo es el 50% => ICC = (ICCH +ICCL)/2 => PD=VCC.ICC

La disipacin de potencia en un circuito TTL se puede considerar constante dentro de su rango de frecuencias de
operacin.

En CMOS la disipacin de potencia depende de la frecuencia. En condiciones est?cas es extremadamente baja y
aumenta cuando aumenta la frecuencia.

Los CMOS presentan baja disipacin estNca y una signicaNva disipacin dinmica.

Por ejemplo:

TTL Schokly => 2,2 mW (siempre).

HCMOS => 2,75 W (DC) y 170 W (100 KHz).
48
Tecnologas
TTL y CMOS
Parmetros carcters?cos (III)

Niveles de entrada y salida CMOS y TTL
5V.
Salida TTL
V OH(max)
5V.
V OH(min)
No permitido
0.5V.
0V.
5V.
4.95V
.
0 lgico
Salida CMOS
1 lgico
V OL(max)
V OL(min)
V OH(max)
V OH(min)
2V.
0.8V.
0V.
5V.
0V.
0 lgico
0 lgico
Entrada CMOS
1 lgico
V IH(min)
V IL(max)
V IL(min)
V IH(max)
V IH(min)
No permitido
1.5V.
No permitido
3.5V
.
No permitido
0.05V.
V IH(max)
1 lgico
1 lgico
2.7V.
Entrada TTL
V OL(max)
V OL(min)
0V.
0 lgico
V IL(max)
V IL(min)
49
Tecnologas
TTL y CMOS
Parmetros carcters?cos (IV)

Inmunidad al ruido
Seal real que incluye una

componente de ruido
VH
VH
VIHmin
Picos de ruido fuera de los
lmites permitidos
V OH(max) 5V
Mrgenes de ruido
VNH = V OH(min) V IH(min)
VNL = V IL(max) V OL(max)
Salida TTL
Entrada TTL
1 lgico
1 lgico
V OH(min) 2.7V
VNH
No permitido
No permitido
V OL(max) 0.5V
V OL(min) 0V
Glitch debido al
ruido
0 lgico
VNL
0 lgico
V IH(max) 5V.
V IH(min) 2V.
V IL(max) 0.8V.
V IL(min) 0V.
50
Tecnologas
TTL y CMOS
Parmetros carcters?cos (V)

Capacidad de carga de una puerta TTL cuando la salida est nivel ALTO
Una puerta excitadora TTL (fuente) entrega corriente a las entradas de las puertas de carga en el estado ALTO (IIH) y
absorbe corriente de las puertas de carga en el estado BAJO (IIL).
Cuantas ms puertas de carga se conectan a la fuente, mayor es la carga de la misma. La corriente que suministra
la fuente aumenta con cada puerta de carga que se aade. Al aumentar esta corriente, la cada de tensin interna
de la puerta excitadora aumenta., haciendo que la tensin de salida VOH disminuya. Si se conecta un nmero
excesivo de puertas de carga, la tensin VOH cae por debajo de su valor mnimo V OH(min)
51
Tecnologas
TTL y CMOS
Parmetros carcters?cos (VI)

Capacidad de caga de una puerta TTL cuando su salida est a nivel BAJO
Una puerta excitadora TTL (sumidero) absorbe corriente de las puertas de carga en el estado BAJO (IIL).
+ 5 V.
IL(1)
OL
+ 5 V.
I
IL(2)
+ 5 V.
I
IL(n)
La corriente de sumidero tambin aumenta con cada entrada de carga que se aade. Al aumentar esta
corriente, la cada de tensin interna de la puerta excitadora aumenta, haciendo que VOL aumente. Si se
conecta un nmero excesivo de puertas de carga, la tensin VOL se har mayor que VOL(max)
52
Tecnologas
TTL y CMOS
Parmetros Carcters?cos (VII)

Fan-out
Existe un lmite para el nmero de entradas de carga que una puerta puede excitar. Este lmite se denomina fan-
out de la puerta.

El fan-out para las puertas TTL standard es de 10 entradas y hasta 40 para TTL Schoky.
53
Tecnologas
TTL y CMOS
Parmetros carcters?cos (VIII)

Comportamiento dinmico de las puertas CMOS
54
Tecnologas
TTL y CMOS
Hojas de datos de los fabricantes de CI

Familia TTL
Familia
Caractersticas
74
Es la ms antigua, fue introducida por Silvana en 1963 y popularizada por

Texas Instruments.
74H
74L
High Speed TTL

Low Power TTL
Tienen la misma estructura pero cambian los valores de los resistores
El desarrollo de los transistores Schottky y su introduccin en los aos 70 en la familia TTL hizo
obsoletas las familias 74, 74H, 74L
74S
Schottky TTL
Es la primera familia que utiliza transistores Schottky
Mejora mucho la velocidad de la serie 74 pero con mucho ms consumo.
74LS
Low power Schottky TTL

Es la TTL ms utilizada y la menos costosa
Iguala la velocidad de la serie 74 TTL pero consume una quinta parte.
74AS
Advanced Shottky TTL

Ofrece el doble de velocidad que la 74S con la mitad de consumo
74ALS
Advanced Low Power Schottky TTL

Ofrece velocidades y consumos mejores que la LS.
Rivaliza con la LS
74F
Fast TTL
Esta posicionada entre la AS y la ALS
55
Tecnologas
TTL y CMOS

Familia CMOS
Familia
Caractersticas
4000
Es la ms antigua, ha sido sustituida por el resto de familias.

Eran lentas, presentaban un bajo consumo frente a las TTL de
la poca. Pero se conectaban mal con las TTL
74 FAM nn
74HC30, 74HCT30, 74AC30,74HCT30,74AHC30
Puertas NAND de 8 entradas
HC
HCT
High Speed CMOS

High Speed CMOS, TTL Compatible
Tienen mayor velocidad y mejor capacidad de consumo y de
suministro de corriente que la 4000
VHC
VHCT
Very High Speed CMOS

Very High Speed CMOS, TTL Compatible
Son el doble de rpidas que las HC y HCT, siendo compatibles
elctricamente.
56
Tecnologas
TTL y CMOS
hp://focus.?.com/docs/prod/folders/print/sn7400.html
57
Tecnologas
TTL y CMOS
Conec?vidad entre CI de diferentes familias
Cuando se disean sistemas digitales se recomienda usar solo una familia de disposi?vos (TTL
o CMOS) pero a veces puede ser necesario conectar disposi?vos de dis?ntas familias, para ello
es necesario que sean compa?bles en tensin e intensidad.
Conec?vidad desde TTL a otros disposi?vos digitales

Salida
Entrada
Hasta
10 TTL
O
40 LS TTL
TTL
5 V
1K
TTL
Muchos
CMOS
58
Tecnologas
TTL y CMOS
Conec?vidad entre CI de diferentes familias

Conec?vidad desde CMOS a otros disposi?vos digitales
Entrada
Salida
CMOS
Muchos
CMOS
CMOS
Hasta
2TTL
o
10 LS TTL
Buer 4049B
59
Circuitos Integrados MSI
Niveles de integracin de los CI digitales

Nivel de integracin
N de transistores N de puertas
Fecha
Tipo
SSI
(Small Scale Integra?on)
10 a 100
1 a 10
1.960
Puertas
Flip-Flops
MSI
(Medium Scale Integra?on)
100 a 1.000
10 a 100
1.965
Contadores
Mul?plexores
Decodicadores
Etc.
LSI
(Large Scale Integra?on)
1.000 a 10.000
100 a 1.000
1.970
VLSI
(Very Large Scale Integra?on)
10.000 a 100.000
1.000 a 10.000
1.978
Microprocesadores
Memorias
Disposi?vos programables
ASIC
ULSI
100.000 a
(Ultra Large Scale Integra?on) 1.000.000
10.000 a 100.000
1.985
GLSI
(Giga Large Scale Integra?on)
> 100.000
1.995
> 1.000.000
60
Operaciones aritm?cas
Sumadores
74LS283
1100
0110
0011
1
C out
C in
0010 0010
Cin
Cout
1110 0010
C in
C in
0010
1110 (A)
74LS283
74LS283
0010
0010 (B)
C out
C out
0101
0000
0
0101
0000
61
Operaciones aritm?cas
Restadores
74LSXXX
0010
1010
1000
1
B out
B in
0110 0010
Bin
Bout
0010 1010
B in
B in
0110
0010 (A)
74LSXXX
74LSXXX
0010
1010 (B)
B out
B out
0011
1000
0
0011
1000
62
Comparadores
7485
A
0100
A>B
A
A=B
B
A<B
1100
7485
0100
1100
A>B
A>B
0 (BAJO)
A=B
A<B
A=B
0 (BAJO)
A<B
1 (ALTO)
7485
0100
A>B
A>B
A>B
A>B
0 (BAJO)
A=B
A<B
A=B
A=B
A<B
A=B
0 (BAJO)
A<B
1 (ALTO)
A<B
0100
63
Codicadores
Codificador decimal / BCD
1
+/-
9
8
7
6
5
4
3
2
1
0
Codificador Gray / Binario
1001
X
Y
B
Z
C
64
Decodicadores
Decodificador BCD a 7 Segmentos

BCD
1001
111 0011
f
g b
c
d
Display 7 Segmentos
Decodificador de cuatro bits (74154)
65
Mul?plexores (I)
La funcin bsica de un mul?plexor es dirigir la informacin digital procedente de diversas fuentes a
una nica lnea para ser transmi?da a travs de dicha lnea a un des?no comn.
MUX
S0
S1
D0
D1
0
1
D2
D3
2
3
S0
Y
S1
D0
D1
S1
S0
Entrada
Seleccionada
D0
D1
D2
D3
D2
D3
66
Mul?plexores (II)
Los multiplexores nos permiten construir cualquier funcin combinacional. Para ello, tan solo hay que fijar
las entradas del multiplexor a los niveles lgicos de la tabla de verdad que se quiere reproducir.
A
5
6
0
0
MUX
S= ABC+ABC
Una funcin combinacional de n variables requiere un MUX de 2n canales de entrada
67
Demul?plexores
La funcin bsica de un demul?plexor es realizar la funcin contraria al mul?plexor. Toma datos de
una lnea y los distribuye a un determinado nmero de lneas de salida.
DEMUX
S0
S1
0
1
D0
2
3
D2
D3
D1
Entrada de
Datos
Y
D0
D1
S0
S1
S0
Salida
Seleccionada
D0
D1
D2
D3
S1
D2
D3
68
Diseo de Sistemas
con Circuitos Integrados
Diseo de Sistemas Digitales con CI

Los circuitos integrados se pueden usar como bloques para crear la funcionalidad deseada
simplemente interconectndolos entre ellos.
No existe una metodologa predenida, los diseos se realizan en base a la experiencia y las
notas de aplicacin que proporcionan los fabricantes.
Es importante ver diseos ya existentes para aprender a disear nuevos.
69
Diseo de Sistemas
Habilitacin de puertos de E/S
70
Diseo de Sistemas
Sistema de recuento de votos
71
Diseo de Sistemas
Display digital
72
Diseo de Sistemas
Teclado digital
73
Diseo de Sistemas
Display mul?plexado
74
Dr. Andrs Iborra

Universidad Politcnica de Cartagena
Campus Muralla del Mar, s/n
30202 Cartagena
Tel.
Fax.
E-mail
Twier
Www

+34 968 32 56 54
+34 968 32 53 45
andres.iborra@upct.es
@aiborra
www.aiborra.com

Tema-1 Circuitos Digitales

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Tema-1 Circuitos Digitales

Uploaded by

Copyright:

Available Formats

Tema

Andrs Iborra Garca

2. Circuitos digitales secuenciales

3. Tecnologas TTL y CMOS

5. Diseo de Sistemas Digitales con Circuitos Integrados LSI y MSI

Circuitos Digitales Combinacionales

Seales analgicas y digitales

En electrnica digital las seales sern de tensin.

Seales digitales. Niveles de tensin

Seales digitales. Aspecto real.

Ancho del impulso

Disposi?vos lgicos combinacionales

Circuitos Integrados. Empaquetado.

Fuente: Thomas L. Fundamentos de Electrnica Digital. 9 edicin, Pearson-Pren?ce Hall. 2009.

Circuitos Integrados. Familias lgicas.

Existen una gran variedad de familias de circuitos integrados dependiendo de sus

TTL. Lgica Transistor-Transistor.

Circuitos Integrados. Ejemplos

Circuitos Integrados. Fabricacin.

Seales elctricas y Variables Booleanas.

lgebra de Boole. Axiomas.

lgebra de Boole. Teoremas (I).

lgebra de Boole. Teoremas (II).

Diseo de circuitos combinacionales.

Diseo. Flujo de trabajo

Diseo. Tabla de verdad

Diseo. Mapas de Karnaugh (I)

Diseo. Mapas de Karnaugh (II)

Solo son posibles agrupamientos de 2n elementos. 1, 2, 4, 8, 16, 32

Diseo. Mapas de Karnaugh (III)

Diseo. Mapas de Karnaugh (IV)

Diseo. Mapas de Karnaugh (V)

No se permiten agrupamientos en L, ni diagonales

Diseo. Mapas de Karnaugh (VI)

Para un mismo mapa, la solucin no ?ene por qu ser nica.

Diseo. Mapas de Karnaugh (VII)

Diseo. Condiciones indiferentes

Circuitos digitales Secuenciales

Circuitos digitales secuenciales.

Flip-Flops ac?vados por anco

Flip-Flops ac?vados por anco (I).

Flip-Flops ac?vados por anco (II).

Flip-Flops ac?vados por anco (III).

Flip-Flops ac?vados por anco (IV).

Flip-Flops ac?vados por anco (V).

Aplicaciones de los Flip-Flops (I).

Aplicaciones de los Flip-Flops (II).

Aplicaciones de los Flip-Flops (III).

Aplicaciones de los Flip-Flops (IV).

Aplicaciones de los Flip-Flops (V).

El diseo lgico de un circuito digital es independiente de la tecnologa usada, sin embargo

-Entorno de trabajo del circuito

Los chips de una misma familia lgica se pueden interconectar directamente

Familias Lgicas. Tecnologa CMOS

Familias Lgicas. Tecnologa TTL

Parmetros caracters?cos (I)

Parmetros carcters?cos (II)

Si el ciclo de trabajo es el 50% => ICC = (ICCH +ICCL)/2 => PD=VCC.ICC

Parmetros carcters?cos (III)

Parmetros carcters?cos (IV)

Seal real que incluye una

Parmetros carcters?cos (V)

Parmetros carcters?cos (VI)

Parmetros Carcters?cos (VII)