Informe Previo del Laboratorio N 3

Richard David Rocca Huamn, Jos Andr Chancafe Valladares, Max Aarn Trujillo Saavedra
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Sistemas Digitales I (EE-635M)

Abstract Este documento desarrolla los conceptos tericos ms

puntuales respecto a los circuitos aritmticos y lgicos previos a la
experiencia del laboratorio y presenta un anlisis de los circuitos
presentados en la gua de laboratorio, esto ltimo a partir de lo
observado en las simulaciones.

I.

INTRODUCCIN

Este documento muestra los resultados obtenidos al simular

algunos de los circuitos propuestos en la gua de laboratorio
(preguntas 1, 3,4, 5 y 8). Estos circuitos fueron implementados
usando decodificadores, multiplexores, etc. Adems se busca
tener un conocimiento previo a la experiencia de laboratorio
para una idea de lo que se buscara obtener en ella.
II.

Existen comparadores de 4 bits y de 8 bits. Adems de las

correspondientes entradas de datos disponen de tres entradas
ms que pueden informar sobre una situacin anterior, y que se
usan para conectar en cascada distintos comparadores, de
manera que pueda construirse uno de mayor capacidad.
2) Sumador de 4 bits
El sumador completo de 4 bits es una concatenacin de 4
sumadores binarios completos de 1 bit, como se muestra en la
Fig. 2. La concatenacin se realiza a travs de los terminales de
acarreo saliente (Cin) y acarreo entrante (Cout)

RESUMEN TERICO

A. Circuitos aritmticos
Son dispositivos MSI que pueden realizar operaciones
aritmticas (suma, resta, multiplicacin y divisin) con
nmeros binarios. De todos los dispositivos, nos centraremos
en los comparadores de magnitud, detectores y generadores de
paridad, sumadores y ALUs.
1) Comparadores
Son circuitos que comparan el valor binario de dos nmeros,
proporcionando informacin de cul es mayor, menor, o si
ambos son iguales. Son sistemas muy usados en ingeniera.

Fig. 1 Comparador de 4 bits (7485)

Fig. 2 Sumador de 4 bits

3) Decodificador BCD a 7 segmentos

Es un elemento digital que funciona a base de estados
lgicos, con los cuales indica una salida determinada basndose
en un dato de entrada caracterstico, su funcin operacional se
basa en la introduccin a sus entradas de un nmero en cdigo
binario correspondiente a su equivalente en decimal para
mostrar en los siete pines de salida establecidos para el
integrado, una serie de estados lgicos que estn diseados para
conectarse a un elemento alfanumrico en el que se visualizar
el nmero introducido en las entradas del decodificador. El
elemento alfanumrico que se conecta a las siete salidas del
decodificador tambin est diseado para trabajar con estados
lgicos, es un dispositivo elaborado con un arreglos de LED de
tal manera que muestre los nmeros decimales desde el cero
hasta el nueve dependiendo del dato recibido desde el
decodificador, a este elemento se le conoce con el nombre de
display dispositivo alfanumrico de 7 segmentos.
4) Display de 7 segmentos
5) Multiplexores
Es un dispositivo alfanumrico que se encuentra formado por
diodos emisores de luz (LED), posicionados de forma tal que
forme un numero ocho, a cada uno de ellos se les denomina
segmentos. Encendiendo algunos de ellos y apagando otros se
puede ir formando diferentes nmeros por medio de las
combinaciones entre ellos.
Cada segmento esta designado con una letra. El punto decimal
se denomina dp, pt simplemente P. El display se encuentra en
una representacin de encapsulado con los pines para
conectarlo a un circuito. A cada pin o pata del encapsulado se le
asigna la letra correspondiente del segmento. Esto significa que,
por ejemplo, con el pin "a" podemos controlar el estado del
segmento "a"(encenderlo o apagarlo).

Son circuitos combinacionales que tienen varias entradas,

una sola salida y varias lneas de seleccin. Su funcionamiento
podra asemejarse a un conmutador de varias posiciones que
simularan las entradas y el terminal comn, la salida; la
Fig. 4 Display de 7 segmentos

conmutacin se realizara por medio de la lnea de seleccin, de

tal modo que las seales presentes en las entradas aparecern en
la salida en el orden indicado por la lnea de seleccin; es decir,
Fig. 3 Smbolo lgico del decodificador 7447

un multiplexor permite el envo por una sola lnea de los datos

presentes en varias lneas.

III. DESARROLLO
A. Pregunta 1
1) Enunciado
Disee en Proteus e implemente un circuito que reste dos
nmeros decimales de un digito cada uno y que permita
visualizar en dosFig.display
de de7 8 entradas
segmentos el resultado.
5 Multiplexor
Considerar un led para indicar si el resultado es positivo o
negativo.

B. Pregunta 3
1) Enunciado
Disear e implementar los siguientes conversores de cdigo,
empleando decodificadores y codificadores, visualizando las
salidas en LEDs: BCD 2421 a BCD natural.
2) Analisis

2) Anlisis
Este circuito se encarga de restar nmeros decimal de un
digito, y cuando el minuendo es menor que el sustraendo, en el
display de la izquierda aparece el signo menos (-), indicando
que la diferencia es negativa, se muestra en la Fig. 6.
En este caso se usaron dos circuitos sumadores, ya que para
la diferencia se tiene que sumar el complemento a 2 del
sustraendo, para lo cual se realiza el complemento a 1 usando
las compuertas OR exclusivo y luego se le suma uno (en este
caso se puso 1 al carry de entrada).
Dependiendo del carry de salida en el primer sumador,
tendremos que aplicar complemento a dos del resultado en el
primer sumador para obtener la diferencia.
Cuando el minuendo es mayor que el sustraendo, el carry de
salida es 1, y por ello al poner un negador en esta salida, se
anula todo el segundo proceso de complemento a dos,
mostrando la diferencia directamente en el display. Mientras
que, cuando el minuendo es menor que el sustraendo, el carry
de salida es 0, y entonces si es necesario hacer el complemento
a dos del resultado.
Como el carry de salida cambia, de 0 a 1, dependiendo de
que si el minuendo es mayor o menor que el sustraendo, con
este pin podemos controlar la aparicin del signo en el display
de la izquierda.

Fig. 6 Pregunta 1 ejecutndose en Proteus

TABLA I
SOLUCIN A LA PREGUNTA 2

TABLA II
SOLUCIN A LA PREGUNTA 2

0
0
1
1
1
1
1
1
1
1

1
1
0
0
0
0
1
1
1
1

1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1

1
1
1
1
1
1
1
1
1
1

F=1

F=1

Notamos que al momento en el cual A3 es mayor o igual

que 8 (decimal) al momento de hacer la conversin a 2421 se le
rest 6 (0110), lo cual nos indica que cuando este bit est en 1
tendremos que restarle un factor de correccin. El circuito nos
quedar como muestra la Fig. 7.
C. Pregunta 4
1) Enunciado
Empleando un multiplexor de 4 a 1 y compuertas externas
mnimas, implementar la siguiente funcin de Boole:

Fig. 7 Simulacin del circuito solucin

Fig. 7 Circuito del problema 3 simulado

(,,,)= +
++
Usar las variables A y B como variables de control del MUX,
adems indicar la especificacin decimal de la funcin,
teniendo en cuenta que B debe estar conectado a S0.
2) Anlisis

Hay que apuntar que en el circuito de simulacin se usa un

integrado 74153, que consta de dos multiplexores de 4 a 1, que
en este caso solo usamos uno, por ello solo se habilita el
enable 1E.

TABLA III
TABLA DE VERDAD
A
0
0
0
0
0
0

B
0
0
0
0
1
1

C
0
0
1
1
0
0

D
0
1
0
1
0
1

F
0
0
0
1
1
1

De la tabla de verdad se separa en 4 filas, debido a que

vamos a tomar A y B como variables de control del multiplexor
y por lo tanto va a presentar 4 lneas de entrada, la lnea de
entrada menos significativa ingresa C.D, mientras que en las 3
lneas restantes ingresa un 1 lgico, por ello se conectan a una
fuente, como se muestra en el circuito de la Fig. 8

F=
C.D
F=1

Fig. 10 Para A<B: Se observa el siguiente circuito en el cual se aprecia la

lgica y el LED a la salida.

Fig. 8 Circuito del problema 4 ejecutndose

E. Pregunta 8
1) Enunciado

D. Pregunta 5

Disee en Proteus e implemente un circuito multiplicador

combinacional de 3 bits haciendo uso del sumador 7483. El

1) Enunciado
Disee en Proteus un comparador de magnitud de dos
nmeros de 3 bits cada uno, para obtener en la salida A>B ,
A<B y A=B. Visualizar la salida en LED`s

Fig. 10 Para A=B: Se aprecia la lgica y el LED a la salida de ste.

2) Resultados
Fig. 9 Para A>B: Se observa el siguiente circuito en el cual se aprecia la
lgica y el LED a la salida de ste.

resultado se debe visualizar en forma hexadecimal (leds).

2) Anlisis
En base al mostrado en la Fig. 11, en el circuito del
multiplicador, primero se consigue los P i mediante compuertas
AND, luego haciendo uso de los integrados 7483, se realiza la
suma con cuidado con el desplazamiento hacia la izquierda.
Resultando lo mostrado en la Fig. 12.

S5

P8
S4

P5
P7
S3

a2
b2
P2
P4
P6
S2

a1
b1
P1
P3

a0
b0
P0

REFERENCIAS
[1]
[2]
[3]
[4]

John F. Wakerly, Diseo Digital: principios y prcticas, 3rd ed. Pearson

Education, Mexico, 2001.
Luis Romero Goytendia, Sistemas Digitales, 1era ed. EDUNI, Lima, 2014.
http://personales.unican.es/manzanom/Planantiguo/EDigitalI/
http://www.fieeuni.edu.pe/lms/course/view.php?id=501&topic=9

S1

S0

Fig. 11 Multiplicador de 3 bits

Fig. 12 Simulacin de la solucin al Problema 8