Universitatea Tehnica Gh.

Asachi Iasi
Facultatea de Electronica, Telecomunicatii si Tehnologia Informatiei

Proiect AEMC
Aparat pentru Determinarea Raportului de Transmisie

Profesor Indrumator:
Conf. Dr. Ing. Vornicu Liliana

Student:

Topcea Catalin
GRUPA: 5305 B

Sa se proiecteze un aparat pentru determinarea raportului de

transmisie cu urmatoarele caracteristici:
-valoarea maxima a raportului de transmisie: 5,8753;
-numarul de zecimale cu care se face afisarea: 4;
-alte prescriptii: semnalizarea optica a intervalului 3 4.
I.

Generalitati:

Aparatul este destinat masurarii raportului de transmisie la cutii de viteze,atat

pentru cazul valorilor fixe (cu trepte) cat si pentru valori variabile (in cazul
sistemelor variatoare).
Schema bloc a aparatului se prezinta in figura urmatoare:

Traductor
A

Bloc
Formator

Circuit
Poarta

Traductor
B

Bloc
Formator

Divizor de
Frecventa

Circuite semnalare

Numarator
Afisor

Fig 1: Schema bloc Aparat de Determinare a raportului de Transmisie

In acest caz este o schema de frecventmetru digital ce determina numarul de

impulsuri de pe canalul A care trec spre numarator in timpul de poarta,obtinut
prin divizarea perioadei semnalului de pe canalul B cu 10^, fiind ales in functie
de numarul de zecimale cu care se face afisarea.Numarul afisat N rezulta din
relatia:

TB 10 n A
10
TA
nB

unde:
TA - perioada semnalului de pe canalul A
TB - perioada semnalului de pe canalul B

numarul de zecimale
n A - turatia arborelui de pe canalul A
n B - turatia arborelui de pe canalul B

Conform cerintelor si formulei, calculam parametrii aparatului:

- pentru afisarea raportului cu 4 zecimale alegem:
n A =6 si n B =4, =4 avem:

N4

nA
6
10 10 4 1.5 10 4 15000
nB
4

II.Descrierea si functionarea schemei bloc:

1.Blocul Formator

Blocul formator are rolul de a adapta semnalul provenit de la un traductor cu

un semnal compatibil cu circuitele numerice si de a reface fronturile abrupte ale
impulsurilor.El se conecteaza la iesirea traductorului de impulsuri, iar impulsurile
formate sunt aplicate circuitului poarta.
Blocul formator este alcatuit dintr-un trigger Schmith cu porti
neinversoare.Circuitul folosit este MMC4050.

2. Circuitul Poarta
Este reprezentat de o poarta AND cu doua intrari. Pe prima intrare sunt
aplicate impulsurile provenite de la formatorul A ,pe a doua intrare sunt aplicate
impulsurile provenite de la divizorul de frecventa , inversate de poarta NOT.
Impulsurile provenite de la formator sunt validate sa treaca spre blocul numarator
numai atunci cand semnalul inversat provenit de la divizorul de frecventa se afla
in 1 logic.

3.Divizorul de frecventa:
Divizorul de frecventa este alcatuit din doua circuite de divizare: 2x 4040.
Dimensionarea acestui divizor va dicta timpul de poarta in care vor fi validate
impulsurile provenite de la circuitul formator sa treaca la numarator. Deoarece
noi dorim sa obtinem o afisare cu 4 zecimale , avem nevoie de un divizor de
frecventa care sa produca o divizare cu 10000 .Schema divizorului este
prezentata in continuare:

Functionarea :
Stim ca 10000 2 4 54 , ceea ce inseamna ca vom configura un divizor prin 2 4
si celalalt divizor prin 5 4 . Primul numarator primeste pe intrarea de clock
impulsuri de tact de la formatorul A,dupa care va diviza aceasta frecventa cu 2 4 .
Cand va ajunge la valoarea binara corespunzatoare valorii 2 4 , adica 10000 , va
produce un impuls de reset pentru divizor si un impuls de clock pentru al doilea
circuit de divizare. Al doilea circuit de divizare , cu ajutorul a doua porti AND cu
3 intrari , la aparitia la iesire a codului binar 1001110001 ,corespunzator valorii
5 4 (depasire divizor) va trimite un impuls care va produce resetul circuitului si
impuls de validare pentru poarta.

4.Numaratorul :
Numaratorul este format din cinci numaratoare BCD sincrone reversibile,
presetabile, de tipul 40192. Aceste numaratoare au setate intrarile de PRESET

ENABLE si CK DOWN la 1 logic,pentru a nu se incarca paralel,respectiv

pentru a numara inainte.Cand numaratorul a atins numarul maxim numarabil in
modul inainte (respectiv 9 pentru zecimal), dupa jumatate din perioada
semnalului de tact (respectiv dupa ce CK UP trece in 0) CY trece la nivel 0 si
va da un impuls de clock pentru urmatorul numarator aflat conectat in cascada.
Astfel, numaratorul ce primeste impuls de clock de la poarta va numara miimile,al
doilea conectat in cascada cu acesta va numara miimile ,al treilea va numara
sutimile , al patrulea va numara zecimile, iar ultimul va numara unitatile.Iesirile de
date din numaratoare sunt aplicate circuitelor de decodare si apoi de afisare .
Schema numaratorului este prezentata in continuare:

5.Blocul de decodare afisare :

Este format din cinci decodoare de tip 4511 ce contin driverele pentru comanda
celulelor de afisare cu 7 segmente . La intrarile A B C D sunt aplicate semnalele
de la iesirile numaratoarelor , dupa care aceste semnale sunt decodate si afisate
pe celule de afisare. Aceste decodoare contin intrari de testare afisaj
LT,stergere a datelor de pe afisaj BL , precum si intrari pentru validare latch
LE/STROBE .Schema blocului de afisare este prezentata in continuare:

6.Circuitul de limitare la valoarea de 5.8753 :

Valoarea raportului de 5.8753 inseamna 5 afisat pe prima celula, 8 afisat pe a
doua celula, si 7 afisat pe a treia celula, 5 afisat pe a patra celula si 3 afisat
pe a cincea celula. Vom avea deci 0101 la iesirea primului numarator , valoarea
1000 la iesirea celui de-al doilea numarator, valoarea 0101 la iesirea
numaratoarelor trei, valoarea 0101 la iesirea numaratorului patru si valoarea
0011 pe numaratorul cinci. Aceasta conditie va fi sesizata cu ajutorul unei porti
AND2 atasata primului numarator , o poarta AND3 si o poarta inversor atasate
clui de-al doilea numarator, o poarta AND3 atasata celui de-al treilea numarator,
si cate o poarta AND2 atasata celui de-al patrulea si al cincilea numarator.
Printr-o poarta AND3 una AND2 sincronismul celor 5 stari va fi translat printr-un
AND2 in intrarea de CK a unui bistabil JK. Pe iesirea QN a bistabilului se afla
catodul unei diode 1N4148.

7.Circutul de avertizare optica a intervalului 3 4

Raportul de 3 inseamna 3 afisat pe prima celula, 0 afisat pe a doua celula,
treia, a patra si a cincea celula. Vom avea deci 0011 la iesirea primului
numarator , valoarea 0000 la iesirea numaratoarelor doi,trei,patru si cinci.
Aceasta conditie va fi sesizata cu ajutorul unei porti AND2 atasata primului
numarator , cate o poarta NOR cu 4 intrari atasata la al doilea, treilea,al patrulea
si al cincilea numarator. Iesirea primelor 4 porti vor intra intr-o poarta AND cu
patru intrari , iar iesirea acesteia impreuna cu iesirea portii atasate numaratorului
5 vor intra intr-o poarta AND cu 2 intrari. Iesirea poartii AND cu 2 intrari va
conditiona sincronismul celor 5 stari.
De asemenea avem nevoie de un circuit care sa sesizeze raportul de 4.
Raportul de 4 inseamna 4 afisat pe prima celula si 0 afisat pe a doua , a treia ,
a patra si a cincea celula. Vom avea deci 0100 la iesirea primului numarator si
valoarea 0000 la iesirea numaratoarelor doi, trei,patru si cinci. Aceasta conditie
va fi sesizata cu ajutorul unei porti NOR cu 3 intrari si o poarta AND cu 2 intrari
atasate primului numarator si cate o poarta NOR cu 4 intrari atasata la al
doilea , al treilea,al patrulea si al cincilea numarator. Iesirea primelor 4 porti vor
intra intr-o poarta AND cu patru intrari , iar iesirea acesteia impreuna cu iesirea
portii atasate numaratorului 5 vor intra intr-o poarta NAND cu 2 intrari. Iesirea
portii AND care va sesiza raportul 3 si iesirea portii NAND care va sesiza
raportul 4 vor intra intr-o poarta AND cu 2 intrari , dupa care semnalul de la
iesirea acestei din urma porti va fi aplicat unui bistabil JK pe intrarea de clock.

Atunci cand valoarea raportului nu a atins valoarea 3, iesirea portii AND este
in 0 logic , iar iesirea bistabilului este in 0 , nivel logic aplicat in baza unui
tranzistor NPN , avand in colector un LED. Acest nivel 0 produce blocarea
tranzistorului . In momentul in care intrarea valoarea raportului a crescut peste
valoarea 3 , vom avea pe ambele intrari ale portii AND nivelul 1 fapt ce va
determina la iesirea portii valoarea 1 logic .Acesta valoarea aplicata pe intrarea
de clock a bistabilului duce la aparitia unei tranzitii 0 1 dupa care 1 0 ,
fapt ce va determina bascularea iesirii bistabilului in 1 care are ca efect
saturarea tranzistorului care produce avertizarea optica dorita . O urcare a
raportului peste valoarea 4 sau o scadere sub valoarea 3 va produce acelasi
lucru, dar cu deosebirea ca iesirea bistabilului va bascula in 0 s va bloca
tranzistorul. Schema e prezentata in continuare:

8.Alte specificatii cu privire la functionarea schemei de

ansamplu:
Cand divizorul de frecventa numara spre depasire , la iesirea lui avem un 0
logic .Atunci cand ajunge la depasire si obtinem impulsul de reset , la iesirea
divizorului avem un 1 logic. Acest nivel 1 logic de scurta durata are urmatoarele
efecte:
-reseteaza divizorul
-da impuls de memorare a datei in decodoare ,pe intrarea LE ;
-impulsul inversat produce blocarea impulsurilor provenite de la formator;
-impulsul inversat a doua oara produce resetarea numaratoarelor.

Al doilea inversor a fost introdus pentru a produce o intarziere intre momentul de

memorare a datei in decodoare si momentul de reset pentru numaratoare. Pe tot
parcursul numararii , decodoarele trimit la afisare ultima data memorata.

9.Instructiuni de punere in functiune:

Pentru buna functionare a aparatului, in orice conditii si in orice locatii, trebuie
respectate urmatoarele indicatii:

- Vor trebui ecranate toate firele de legatura intre blocuri pentru ca

semnalele parazite sa nu se suprapuna peste semnalul util , mai ales in

partea de intrare unde semnalul perturbator nu trebuie sa depaseasca
1V .
Daca ne vom pune problema functionarii cu anumite precizii in schema
vor mai aparea niste inversoare sau unele buffere care vor face schema
sa functioneze daca in anumite puncte vom avea nevoie de un semnal
inversat .Ar trebui ca traseele sa fie cat mai scurte pentru a avea
capacitati parazite cat mai mici la intrarea circuitelor logice.
Triggerul lucreaza la un semnal mare incat perturbatiile admisibile nu
trebuie sa depaseasca 2V altfel va si compromisa masurarea. Daca ne
vom pune problema functionarii cu anumite precizii in schema vor mai
aparea niste inversoare sau unele buffere care vor face schema sa
functioneze daca in anumite puncte vom avea nevoie de un semnal
inversat.