Biestable

R1, R2 = 1 k
R3, R4 = 10 k

Un biestable (flip-flop en ingls), es un multivibrador capaz de permanecer en uno de dos

estados posibles durante un tiempo indefinido en ausencia de perturbaciones. 1 Esta
caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin. El
paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas
entradas los biestables se dividen en:

Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS.

Sncronos: adems de las entradas de control posee una entrada de sincronismo o de

reloj.

Si las entradas de control dependen de la de sincronismo se denominan sncronas y en caso

contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las
sncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o
de bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D, y
dentro de los activos por flancos los tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias
de los latches (biestables asncronos o sincronizados por nivel).
ndice
[ocultar]

1 Biestable RS
o

1.1 Biestable RS (Set Reset) asncrono

1.2 Biestable RS (Set Reset) sncrono

2 Biestable D (Data o Delay)

3 Biestable T (Toggle)

4 Biestable JK
o

4.1 Biestable JK activo por flanco

4.2 Biestable JK Maestro-Esclavo

5 Ejemplo con componentes discretos

6 Aplicacin

7 Secuenciacin y metaestabilidad

8 Referencias

9 Vase tambin

Biestable RS[editar]
Descripcin

Cronograma del biestable RS.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales

permiten al ser activadas:

R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras
la ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas entradas
a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo
valor: a bajo, si el flip-flop est construido con puertas NOR, o a alto, si est construido con
puertas NAND. El problema de que ambas salidas queden al mismo estado est en que al
desactivar ambas entradas no se podr determinar el estado en el que quedara la salida. Por
eso, en las tablas de verdad, la activacin de ambas entradas se contempla como caso no
deseado (N. D.).

Biestable RS (Set Reset) asncrono[editar]

Slo posee las entradas R y S. Se compone internamente de dos puertas lgicas NAND o
NOR, segn se muestra en la siguiente figura:

Biestables RS con puertas NOR (a), NAND (c) y sus smbolos normalizados respectivos (b) y (d).

Tabla de verdad biestable RS

R

Q (NOR)

Q (NAND)

N. D.

N. D.

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) sncrono[editar]

Circuito Biestable RS sncrono a) y esquema normalizado b).

Adems de las entradas R y S, posee una entrada C de sincronismo cuya misin es la de

permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo
de un biestable sncrono a partir de una asncrona, junto con su esquema normalizado:
Su tabla de verdad es la siguiente:
Tabla de verdad biestable RS
C

Q (NOR)

N. D.

X=no importa

Biestable D (Data o Delay)[editar]

Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.

El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0). Si se
aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El funcionamiento de un
dispositivo activado por el flanco negativo es, por supuesto, idntico, excepto que el disparo
tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada
flanco del impulso de reloj.

Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya
salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En
funcin del modo de activacin de dicha entrada de sincronismo, existen dos tipos:

Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en ingls).

Activo por flanco (de subida o de bajada).

La ecuacin caracterstica del biestable D que describe su comportamiento es:

y su tabla de verdad:
D

Qsiguiente

X=no importa
Esta bscula puede verse como una primitiva lnea de retardo o una retencin de orden cero
(zero order hold en ingls), ya que los datos que se introducen, se obtienen en la salida un
ciclo de reloj despus. Esta caracterstica es aprovechada para sintetizar funciones
de procesamiento digital de seales (DSP en ingls) mediante la transformada Z.
Ejemplo: 74LS74

Biestable T (Toggle)[editar]

Smbolo normalizado: Biestable T activo por flanco de subida.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de

estado ("toggle" en ingls) cada vez que la entrada de sincronismo o de reloj se dispara
mientras la entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable retiene el
nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unin que se
corresponde a la entrada T. No estn disponibles comercialmente.
La ecuacin caracterstica del biestable T que describe su comportamiento es:

y la tabla de verdad:
T

Qsiguiente

Biestable JK[editar]
Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es idntico al del
flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est
en que el flip-flop J-K no tiene condiciones no vlidas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo),
cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.

K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras
la ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de
activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su comportamiento es:

Y su tabla de verdad es:

J

Qsiguiente

X=no importa
Una forma ms compacta de la tabla de verdad es (Q representa el estado siguiente de la
salida en el prximo flanco de reloj y q el estado actual):
J
0

K
0

Q
q

El biestable se denomina as por Jack Kilby, el inventor de los circuitos integrados en 1958,
por lo cual se le concedi el Premio Nobel en fsica de 2000.

Biestable JK activo por flanco[editar]

Smbolos normalizados: Biestables JK activo a) por flanco de subida y b) por flanco de bajada

Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misin es la
de permitir el cambio de estado del biestable cuando se produce un flanco de subida o de
bajada, segn sea su diseo. Su denominacin en ingls es J-K Flip-Flop Edge-Triggered. De
acuerdo con la tabla de verdad, cuando las entradas J y K estn a nivel lgico 1, a cada flanco
activo en la entrada de reloj, la salida del biestable cambia de estado. A este modo de
funcionamiento se le denomina modo de basculacin (toggle en ingls).

Ejemplo: 74LS73

Biestable JK Maestro-Esclavo[editar]

Smbolos normalizados: Biestable JK Maestro-Esclavo a) activo por nivel alto y b) activo por nivel bajo

Aunque an puede encontrarse en algunos equipos, este tipo de biestable, denominado en

ingls J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado por el
tipo anterior.

Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los
valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la salida.

Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla
de excitacin:
q

Siendo q el estado presente y Q el estado siguiente.

La ecuacin caracterstica del flip flop jk es: Q(t+1)=JQ+KQ la cual se obtiene de la tabla
caracterstica del flip flop.

Ejemplo con componentes discretos[editar]

Figura 1.- Circuito multivibrador biestable

Aunque, en general, los biestables utilizados en la prctica estn implementados en forma

de circuitos integrados, en la Figura 1 se representa el esquema de un sencillo circuito
multivibrador biestable, realizado con componentes discretos, cuyo funcionamiento es el
siguiente:

Al aplicar la tensin de alimentacin (Vcc), los dos transistores iniciaran la conduccin, ya que
sus bases reciben un potencial positivo, TR-1 a travs del divisor formado por R-3, R-4 y R-5 y
TR-2 a travs del formado por R-1, R-2 y R-6, pero como los transistores no sern
exactamente idnticos, por el propio proceso de fabricacin y el grado de impurezas del
material semiconductor, uno conducir antes o ms rpido que el otro.
Supongamos que es TR-1 el que conduce primero. El voltaje en su colector disminuir, debido
a la mayor cada de tensin en R-1, por lo que la tensin aplicada a la base de TR-2 a travs
del divisor formado por R-2, R-6, disminuir haciendo que este conduzca menos. Esta
disminucin de conduccin de TR-2 hace que suba su tensin de colector y por tanto la de
base de TR-1, este proceso llevar finalmente al bloqueo de TR-2 (salida Y a nivel alto).
Pero si ahora aplicamos un impulso de disparo de nivel alto por la entrada T, a travs de los
condensadores C-1 y C-2 pasar a las bases de ambos transistores. En el caso de TR-1 no
tendr ms efecto que aumentar su tensin positiva, por lo que este seguir conduciendo. En
la base de TR-2 el impulso har que este transistor conduzca, realizndose un proceso similar
al descrito al principio, cuando el que conduca primero era TR-1, que terminar bloqueando a
este y dejando en conduccin a TR-2 (salida Y a nivel bajo).
La secuencia descrita se repetir cada vez que se aplique un impulso en T. La salida cambia
de estado con el impulso de disparo y permanece en dicho estado hasta la llegada del
siguiente impulso, momento en que volver a cambiar.
La cada de tensin en la resistencia comn de emisores (R-7) elimina la indecisin del
circuito y aumenta la velocidad de conmutacin.

Aplicacin[editar]
Un biestable puede usarse para almacenar un bit. La informacin contenida en muchos
biestables puede representar el estado de un secuenciador, el valor de un contador, un
carcter ASCII en la memoria de un ordenador, o cualquier otra clase de informacin.
Un uso corriente es el diseo de mquinas de estado finitas electrnicas. Los biestables
almacenan el estado previo de la mquina que se usa para calcular el siguiente.
El T es til para contar. Una seal repetitiva en la entrada de reloj hace que el biestable
cambie de estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida de un
biestable puede conectarse a la entrada de reloj de la siguiente y as sucesivamente. La salida
final del conjunto considerado como una cadena de salidas de todos los biestables es el
conteo en cdigo binario del nmero de ciclos en la primera entrada de reloj hasta un mximo
de 2n-1, donde n es el nmero de biestables usados.
Uno de los problemas con esta configuracin de contador (ripple counter en ingls) es que la
salida es momentneamente invlida mientras los cambios se propagan por la cadena justo
despus de un flanco de reloj. Hay dos soluciones a este problema. La primera es muestrear
la salida slo cuando se sabe que esta es vlida. La segunda, ms compleja y ampliamente
usada, es utilizar un tipo diferente de contador sncrono, que tiene una lgica ms compleja
para asegurar que todas las salidas cambian en el mismo momento predeterminado, aunque
el precio a pagar es la reduccin de la frecuencia mxima a la que puede funcionar.
Una cadena de biestables T como la descrita anteriormente tambin sirve para la divisin de la
frecuencia de entrada entre 2n, donde n es el nmero de biestables entre la entrada y la ltima
salida.

Secuenciacin y metaestabilidad[editar]

Los biestables sncronos son propensos a sufrir un problema denominado metaestabilidad,

que ocurre cuando una entrada de datos o de control est cambiando en el momento en el
que llega un flanco de reloj. El resultado es que la salida puede comportarse de forma
imprevista, tardando muchas veces ms de lo normal en estabilizarse al estado correcto, o
incluso podra oscilar repetidas veces hasta terminar en su estado estable. En un ordenador
esto puede suponer la corrupcin de datos o causar un fallo de programa.
En muchos casos, la metaestabilidad en los biestables se puede evitar asegurndose de que
los datos y las entradas de control se mantienen constantes durante un periodo de tiempo
especificado antes y despus del flanco de reloj, denominados setup time (tsu) y hold time (th)
respectivamente. Esos tiempos estn establecidos en la hoja de datos del dispositivo en
cuestin, y son tpicamente entre unos pocos nanosegundos y unos pocos cientos
de picosegundos para dispositivos modernos.
Desafortunadamente, no siempre es posible cumplir estos requisitos, porque los biestables
pueden estar conectados a entradas en tiempo real que son asncronas, y pueden cambiar en
cualquier momento fuera del control del diseador. En este caso, lo nico que puede hacerse
es reducir la probabilidad de error a un determinado nivel, dependiendo de la fiabilidad que se
desee del circuito. Una tcnica para reducir la incidencia es conectar dos o ms biestables en
cadena, de forma que la salida de una se conecta a la entrada de la siguiente, y con todos los
dispositivos compartiendo la misma seal de reloj. De esta forma la probabilidad de un suceso
metaestable puede reducirse considerablemente, pero nunca podr eliminarse por completo.
Existen biestables robustos frente a la metaestabilidad, que funcionan reduciendo los tiempos
de setup y hold en todo lo posible, pero incluso estos no pueden eliminar por completo el
problema. Esto es debido a que la metaestabilidad es mucho ms que un problema de diseo.
Cuando el flanco de reloj y la entrada de datos estn suficientemente juntos, el biestable tiene
que elegir el evento que ocurri antes. Y por ms rpido que se haga el dispositivo, siempre
existe la posibilidad de que sucedan lo suficientemente juntos como para que no se pueda
detectar cual es el que ocurri primero. As pues, es lgicamente imposible el construir un
biestable a prueba de metaestabilidad.
Otro parmetro temporal importante de un biestable es el retardo reloj-a-salida (clock-tooutput tCO) o retardo de propagacin (propagation delay tP), que es el tiempo que el biestable
tarda en cambiar su salida tras un flanco de reloj. El tiempo para una transicin alto-a-bajo
(tPHL) es a veces diferente del de las transiciones de bajo-a-alto (t PLH).
Cuando se conectan biestables en cadena, es importante asegurar que el t CO del primero es
mayor que el hold time (tH) del siguiente, ya que en caso contrario, el segundo biestable no
recibir los datos de forma fiable. La relacin entre tCO y tH est garantizada normalmente si
ambos biestables son del mismo tipo.